为满足 5G/6G系统单晶片(SoC)对效能和功耗的严格要求，新思科技、安矽思科技与是德科技宣布推出用於台积公司 16 奈米FinFET精简型(16FFC) 技术的全新毫米波(mmWave)射频 (RF)设计流程。其共同的客户透过从前端到後端(front-to-back)的开放式设计流程(涵盖了用於RFIC 设计的工具)，可享有效能、功耗、成本和生产力的优势。

台积公司设计基础架构管理处负责人Dan Kochpatcharin表示：「增加 HPC、智慧型手机、汽车和物联网应用中的RF和毫米波的运用是半导体无线通讯产业的大趋势。如此复杂的设计需要广泛的生态系统协作，以协助设计人员透过完善的解决方案实现矽晶设计成功(silicon success)。新思科技、安矽思科技与是德科技为台积公司16FFC 制程所开发的毫米波设计叁考流程受益於其卓越效能和功耗优势，可提供紧密整合的解决方案，提高 5G/6G SoC 的生产力与结果品质。」

5G/6G 晶片需要一个开放的现代设计流程

新一代无线通讯系统必须满足一系列的要求，包括更高的频宽、更低的延迟、更好的覆盖范围并支援激增的连接设备。高毫米波频率、朝向微型化的发展以及不断增加的设计复杂性都为RFIC设计人员带来全新的挑战。同时，市场上旧有的毫米波设计解决方案并未满足当今5G/6G 晶片设计和毫米波子系统设计的需求。

新思科技、安矽思科技与是德科技所推出的全新毫米波设计叁考流程乃采用台积公司 16FFC 技术，专为满足当今的无线通讯需求所构建。该流程充分利用了台积公司制程的能力，藉由同时结合光学微缩(optical shrink)和制程简化，将晶片成本的规模极大化。该流程的关键元素包括：采用了新思科技PrimeSim 电路模拟连续解决方案的新思科技客制化设计系列；由安矽思科技的Totem电源完整性与可靠性签核、RaptorX电磁建模系列以及VeloceRF RF装置合成 所提供的多物理场(multiphysics)签核分析；以及用於电磁分析和电路模拟的是德科技 Pathwave RFPro 和 RFIC 设计(GoldenGate)解决方案。

业界领导厂商携手强化 5G/6G 晶片设计

新思科技客制化设计与制造事业群工程??总裁Aveek Sarkar表示：「新思科技现代化与开放式的客制化设计平台乃建基於与安矽思科技和是德科技的坚实合作夥伴关系，该平台支援台积公司的开放式创新平台(Open Innovation Platform OIP)， 为5G/6G无线通讯系统的设计提供高品质的RF和毫米波的端到端(end-to-end)解决方案。我们共同的客户可利用台积公司 16 奈米的全面性RF技术，使用新思科技具有 RFIC SPICE 模拟器和最高效的布局功能的客制化设计系列简化其电路设计，同时运用安矽思多物理场的专业和是德科技数十年开创RF设计的经验。」

安矽思科技电子半导体与光学业务部总经理暨??总裁John Lee说道：「当今的高速设计需要解决越来越广泛的多物理场效应，以实现功耗、面积、可靠性和效能的最隹化。安矽思是开放式可扩展设计平台的拥护者，该平台让我们的客户一方面使用安矽思的签核技术同时也能运用所有主要的一流解决方案。采用台积公司 16FFC 技术的协作式毫米波设计叁考流程便是一个成功的例子，其结合新思科技客制化设计系列与是德科技一流的RF设计能力和安矽思针对电源完整性(power integrity)和电磁分析的多物理场签核解决方案，简化可用於 5G 和无线产品的先进晶片设计与制造的取得管道。」

是德科技 Pathwave 软体解决方案总经理暨??总裁Niels Fache表示：「毫米波市场相关预测指出，随着5G成为主流并迈向6G发展的早期阶段，未来几年内毫米波将出现快速的成长。我们的Pathwave RFPro电磁和GoldenGate电路模拟工具经强化後，能支援可直接在新思科技Custom Compiler环境中运作的台积公司制程设计套件，为我们共同的客户提供充分整合的完整叁考流程。在该流程中使用我们工具的客户可信心满满地突破毫米波设计的界限，因为他们知道实际晶圆上(on-wafer)的装置测量已经确认了28 GHz功率放大器(Power Amplifier ，PA)上重要误差向量幅度(Error Vector Magnitude，EVM)特性质(figure of merit)之模拟结果的准确性。」