益华计算机（Cadence）宣布富士通（Fujitsu）公司的电子组件事业部，已成功地使用Cadence的SP＆R Synthesis/place-and-route）设计工具完成微处理器芯片的光罩（Tapeout）制作。Fujitsu的FR－V微处理器设计团队应用Cadence的Physically Knowledgeable Synthesis（PKS）实体合成与Silicon Ensemble PKS（SE－PKS）优化布局暨绕线place and route)工具，开发出Fujitsu的超长指令字符（VLIM）架构微处理器家族中，至今所保持最高运作频率的嵌入式产品。

益华计算机表示，Fujitsu的工程师以亲身的经验，实际证实PKS可完全达成最新一代以0.18微米制程研发的FR500系列微处理器芯片，所要求的各项时序限制条件。借助PKS的自动化设计流程，Fujitsu的设计小组在最短的时间内，迅速实现预定的266MHz频率目标。PKS工具中的实体认知合成技术紧密地接合预绕线与后绕线间的时序误差，一次完成时序收敛的结果，免除重复设计的风险。这颗最新的高速嵌入式微处理器将可运用于信息家电、打印机、传真机、数字电视与消费性媒体机顶盒（Set-top box）等系统内，作为数字传播讯号的接收与译码核心组件。其中PKS一共对八个各超过20万闸的逻辑电路方块执行平面规划（Floor planning）作业，这八个电路方块却已代表全部一百六十万闸集成电路中的绝大部分任意逻辑（random logic）组合。PKS与后绕线时序间产生的相关误差值不到二个百分比。最后，PKS加上SE－PKS更帮助Fujitsu有效地压缩了六周的设计时程。