台積電已證實其 2 奈米（N2）製程已進入試產後期階段，並預定於 2025 年下半年正式量產（high?volume production, HVM）。董事長魏哲家強調，N2 製程量產與 3 奈米節點曲線類似，加上單價較高，預期此節點將為公司帶來更顯著的獲利提升。

台積電2奈米製程進入量產倒數階段

台積電也公布 N2 缺陷密度曲線已降至低於 N3、N5 與 N7 同期水平的水準，顯示缺陷管理與良率提升良好，符合量產準備條。初期月產能估計約在 4 萬片晶圓，並預計在首年內透過新竹與高雄廠持續擴建，於 2026~2027 年達到最高每月約 12～18 萬片產出。

首波客戶包括 蘋果 (Apple)、Nvidia、Mediatek、AMD 等，其中 Mediatek 已宣布將於 2025 年 9 月進行首批 2 奈米晶片設計流片（tape?out）。另台積電也預測 AI 與高性能運算（HPC）需求將讓 N2 成為首年最受歡迎的先進節點之一，其初期設計案數量已超過早期的 N3、N5 水準。

N2 採用環繞閘極（GAA）結合 nanosheet 結構，相較於 N3 製程，在相同性能下功耗可降低 25–30%，同時速度提升 10～15%，晶片密度增加超過 15%。此節點被視為台積電由 FinFET 走向 GAA 架構的重要分水嶺，也顯示公司擁有強大的製程學習曲線與缺陷控制能力。