東芝記憶體宣布成功開發出用於深度學習處理的高速、高能源效率演算法和硬體架構，可減小識別準確度的下降幅度。該款用於在FPGA上實現深度學習的新處理器的能源效率是傳統產品的4倍。這項技術成果於11月6日在臺灣舉行的2018年IEEE亞洲固態電路會議(A-SSCC 2018)上公諸於眾。

深度學習計算通常需要大量的乘積累加(MAC)操作，因此帶來了運算時間長、能耗高等問題。儘管已經提出了一系列可減少表示參數（位元精度）的位元數的技術來減少總計算量，而且其中的一種演算法可將位元精度降至一兩位元，但是這些技術同時又帶來了識別準確度下降的問題。東芝記憶體株式會社所開發的新演算法可最佳化每層神經網路中各個篩選器MAC操作的位精度，減少MAC操作。使用新演算法可以減少MAC操作，減小識別準確度的下降幅度。

此外，東芝記憶體株式會社成功開發出一種名為位元並行(bit-paralle)方法的新硬體架構，適合於不同位元精度的MAC操作。該方法將各種不同的位元精度逐一劃分為一位元並且可在無數MAC單元中並存執行1位元操作。與串列執行操作的傳統MAC架構相比，該方法可顯著提高MAC單元的利用效率。

東芝記憶體株式會社利用各種不同的位元精度和位元並行MAC架構在FPGA上實現了一種深度神經網路——ResNet50。以ImageNet影像資料集的影像識別為例，歸功於上述技術的支援，識別影像資料的運算時間和能耗均降低至25%，與傳統方法相比，其識別準確度的下降幅度減小。

預計將在各種設備中實現人工智慧(AI)。所開發的用於深度學習處理器的高速、低能耗技術可望應用於各種邊緣設備，例如智慧型手機和HMD以及需要低能耗的資料中心。