账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 劉筱萍报导】   2009年09月14日 星期一

浏览人次:【2672】

益华计算机(Cadence)宣布,创意电子(Global Unichip )将以CPF为基础的Cadence低功耗解决方案,整合至其PowerMagic设计方法中,协助客户将复杂的低功耗ASIC设计实现优化。

创意电子在PowerMagic设计方法,针对ASIC设计验证与实现,整合Cadence低功耗解决方案(包括Cadence Encounter RTL Compiler、Encounter数字设计实现系统(EDI)与Encounter Conformal Low Power),以及其内部自行开发的设计工具,开发出完整一贯流程的低功耗ASIC设计流程,包括先进的动态电压频率调整(dynamic voltage frequency scaling,DVFS)技术。而这关键技术能够在同一芯片上实现多重可变电压(voltages)的电压区块(power domain),也能够在无需颠峰效能时降低电路电压。

Cadence低功耗解决方案从早期的设计规划开始,涵盖前端设计、合成与实体设计实现,提供设计到signoff的完整流程方法;在每个阶段都能够透过功耗估计与分析而实现一致性与收敛。除了设计实现之外,更佐以完整的静态、动态与正规功耗验证技术,以达成前后一致(closed-loop)的验证方法。这个完善整合、高度自动化、具备功耗意识的解决方案,不仅拥有业界顶尖设计服务支持,亦获得以功耗为焦点的业界联盟,如业界最大的功耗联盟(Power Forward Initiative)与Si2低功耗联盟等的支持。

创意电子设计服务副总经理谢纪强表示,经由该公司的工程设计人员实际测试及实作,Cadence低功耗解决方案足以顺利完成65奈米制程、千万晶体管的低功耗芯片设计优化,同时也正确地完成10个以上电压区块与50个电压模式的设计及验证。其完美的整合让低功耗设计实现与验证更有效率,并协助ASIC设计工程师解决复杂的低功耗设计议题。

關鍵字: ASIC设计流程  益华计算机 
相关产品
Cadence推出全新Certus设计收敛方案 实现十倍快全晶片同步优化签核
Cadence推出Optimality Explorer革新系统设计 以AI驱动电子系统优化
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证
Cadence推出Tensilica浮点运算DSP系列 为运算密集应用提供可扩充效能
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
  相关新闻
» 意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
» Pure Storage携手NVIDIA加快企业AI导入 以满足日益成长的需求
» ROHM推SOT23封装小型节能DC-DC转换器IC 助电源小型化
» 意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
» ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83T7TFJVOSTACUKD
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw