帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
新思科技推出Synphony高階合成解決方案
 

【CTIMES/SmartAuto 林佳穎報導】   2009年10月19日 星期一

瀏覽人次:【1600】

新思科技(Synopsys)發表一款結合M語言與以模型為基礎之合成的解決方案--Synphony高階合成解決方案,將為通訊及多媒體應用提供較傳統RTL設計流程高10倍以上的設計與驗證效能。

Synphony HLS可為ASIC及FPGA實作、架構探究及快速原型建造提供最佳化的暫存器級。此外,透過為系統驗證及在虛擬平台上的提前軟體開發所設計的C模型,Synphony HLS將可補強以C/C++語言為基礎的設計流程。若再結合新思科技的Design Compiler、Synplify Premier、Confirma、 VCS、 System Studio及Innovator等產品,Synphony HLS將提供從IC設計演算到晶片製造(algorithm to silicon)全方位的原型建造、實作及驗證流程。

由於能夠在高度抽象的環境中作精準而簡要的行為表述,Mathworks公司所開發的MATLAB環境已被廣泛使用於演算探究及IC設計。在此環境下的M語言模型通常在RTL過程中被重新編碼及重新驗證,並在某些以C/C++語言程式撰寫的案例中,被當作實作及驗證用途。

而相較於手動重新編碼(re-coding)流程比較容易出錯,Synphony HLS可直接從高階M語言程式碼及Synphony HLS最佳化IP模型程式庫中,設計出可實作的RTL及C模型。透過獨特的條件限制驅動定點傳遞功能,程式設計師可快速地從高階浮點M碼的可合成子集中取得定點模型,接著Synphony HLS引擎將最佳化的RTL架構合成化以達成面積、速度及功率的目標。

關鍵字: ASIC  EDA  新思科技 
相關產品
西門子推出全新Calibre 3DThermal軟體 強化3D IC市場布局
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合
安提國際推出Blaize提供支援的基於ASIC的全新邊緣AI系統
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證
  相關新聞
» 3D IC封裝開啟智慧醫療新局 工研院攜凌通開發「無線感測口服膠囊」
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用
» Nordic Thingy:91 X平臺簡化蜂巢式物聯網和Wi-Fi定位應用的原型開發
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.142.130.127
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw