Actel宣佈其Libero整合型開發環境（IDE）增添新的功耗最佳化和增強的設計創建功能。Libero IDE 8.4針對基於Flash的IGLOO、IGLOO PLUS和ProASIC 3L現場可編程閘陣列（FPGA），提供由1.14V至1.575V的FPGA內核工作電壓範圍，為設計人員提供額外的內核電壓選擇，以實現更低的功耗。

新版本的Libero IDE增強了SmartPower工具在功耗上的分析，方便於比較同一設計的多種設計實現版本和器件在不同工作條件下的狀況，以及它們所帶來的功耗和電池壽命影響。Libero IDE 8.4允許由Actel創建或協力廠商的IP構件、使用者開發的HDL模組，以及粘膠邏輯功能在設計專案中輕易的集成，從而實現快速、高效的設計創建。

Libero IDE 8.4擴大了FPGA的內核工作電壓範圍，達到1.14V至1.575V，適合基於 Flash的1.2V IGLOO、IGLOO PLUS和ProASIC3L FPGA 應用，使設計人員擁有更多的內核工作電壓選擇，以達致更低的功耗。Libero IDE 8.4還提升了SmartPower功耗分析功能。在新版本Libero IDE中，用戶可以創建和比較多種使用者定義的功率場景（scenarios），讓用戶測試在不同場景的運作狀況，更好地針對其功率敏感應用找出最佳的設計方法。SmartPower同時新增圖形化的功耗顯示功能，為使用者帶來更好的易用性，以及全面瞭解設計中所有功能模式的功耗狀況。

傳統的設計方法包括從底層生成HDL代碼或原理圖設計，以便創建和縫合，構成FPGA系統或子系統必需的邏輯功能組合。Libero IDE 8.4改進了SmartDesign功能，允許用戶將由自己或協力廠商創建的HDL模組、IP核，以及粘膠邏輯功能導入專案區，因而能夠從導入功能或現有的IP核目錄中快速選擇所需的構件，然後將它們拖放到升級的構件視圖中的白板畫布（canvas）上，讓用戶在其中查看和連接這些構件。最後自動創建出經設計準則檢查和可預備進行物理綜合（synthesis-ready）的HDL檔。SmartDesign支援快速構建基於處理器系統級晶片的簡單設計或精細複雜設計的解決方案。