帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Cadence推出台積90奈米RF製程設計套件
針對Cadence Virtuoso客製化設計平台

【CTIMES/SmartAuto 賴孟伶報導】   2007年01月05日 星期五

瀏覽人次:【2773】

電子設計與創新廠商Cadence益華電腦與台灣積體電路製造股份有限公司(TSMC)宣布,針對全新Cadence Virtuoso客製化設計平台,推出專屬的台積公司的90奈米RF製程設計套件(PDK)。90奈米RF製程設計套件是全系列支援最新Virtuoso設計平台的製程設計套件之一;Virtuoso客製化設計平台,可以讓類比、混合訊號與RF應用的晶片設計更精準(silicon-accurate design)。

台積公司設計服務行銷處資深處長溫國燊先生表示,「台積公司針對Virtuoso設計平台的90奈米RF製程設計套件將提升產品效能與生產力,以及加速RF產品的上市時程。」

「台積公司的90奈米RF製程設計套件的快速發展,證明了Virtuoso設計平台技術在混合訊號與RF領域的創新設計,在設計人員心目中扮演了的重要地位。」Cadence益華電腦產品行銷公司副總裁Charlie Giorgetti表示,「我們期盼與台積公司合作開發更上層樓的製程設計套件,搭配全新Virtuoso平台,以因應雙方共同客戶更多的需求。」

Virtuoso設計平台與台積公司的90奈米RF製程設計套件,提供針對無線通訊等高成長IC市場的設計人員更多的支援。這個實現了數位與混合訊號設計的完美整合,也提供了先進的製程的技術支援。

關鍵字: 益華電腦(Cadence台積電(TSMC溫國燊  Charlie Giorgetti  EDA 
相關產品
Cadence低耗電解決方案 電源功耗共通格式整合
惠瑞捷與Cadence聯手開發高效率大量生產診斷產品
東芝推出採用X架構的商用系統單晶片元件
Cadence推出 NANOROUTE Super-threaded繞線加速功能
Cadence發表PCB系統關鍵技術
  相關新聞
» Anritsu Tech Forum 2024 揭開無線與高速技術的未來視界
» 安立知獲得GCF認證 支援LTE和5G下一代eCall測試用例
» 資策會與DEKRA打造數位鑰匙信任生態系 開創智慧移動軟體安全商機
» 是德科技推動Pegatron 5G最佳化Open RAN功耗效率
» 是德科技PathWave先進電源應用套件 加速電池測試和設計流程
  相關文章
» 最佳化大量低複雜度PCB測試的生產效率策略
» 確保裝置互通性 RedCap全面測試驗證勢在必行
» ESG趨勢展望:引領企業邁向綠色未來
» 高階晶片異常點無所遁形 C-AFM一針見內鬼
» 高速傳輸需求飆升 PCIe訊號測試不妥協

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.218.99.80
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw