益華電腦（Cadence）發表Cadence Virtuoso Liberate AMS特性解決方案，這是首見適用於鎖相迴路（phase-locked loops；PLLs）、資料轉換、高速收發器與I/O等混合訊號區塊的動態模擬特性分析解決方案。Virtuoso Liberate AMS建立在驗證有效的Cadence Liberate特性分析平台的基礎之上，能夠以20倍的速度分析擁有數百萬相關寄生元素的混合訊號巨集的佈局後網表（post-layout netlists）的特性，遠勝過傳統「divide and conquer」FastSPICE模擬方法，而且擁有真正的SPICE精準度，能夠實現準確的系統晶片（SoC）signoff。

為實現大型混合訊號巨集區塊，自動建立Liberty模型

隨著SoC複雜度日益增加，並且業界轉而擁抱IP重複利用和使用靜態分析工具為而signoff執行digital-on-top設計流程，涵蓋混合訊號巨集等設計中的區塊都需要Liberty。為了簡化這個流程，Virtuoso Liberate AMS掌握數位與類比路徑之間的互動，並在最終的Liberty庫中建立其模型，使大型混合訊號巨集區塊的標準Liberty模型建立工作自動化。

獨特混合式分割作法，提高生產力並縮短周轉時間

為了提高生產力並縮短模擬時間從數週到數小時，Virtuoso Liberate AMS結合Cadence快速仿真技術?FastSPICE technology?Spectre XPS，提出混合式電路行為切割方法，並將定義的電性特性成功描繪出混合訊號電路區塊特性。依據混合式電路行為切割方法，定義出最糟糕邏輯特性。然後利用真實模擬軟體,Ture SPICE，將切割邏輯子電路作精確度極高仿真，以達到高精準度library模型。

整合於Cadence Virtuoso類比設計環境XL平台

對客製電路設計人員而言，Virtuoso Liberate AMS密切整合於Virtuoso類比設計環境XL平台上（ADE-XL），並藉由ADE-XL平台仿真訊號設定，快速的將模擬結果實現在liberty模型中（.lib file）。

Aquantia Corp.數位IC工程副總裁Darren Engelkemier表示：「使用Virtuoso Liberate AMS之前，混合訊號區塊的特性分析過程是錯誤百出的手工流程。有了Virtuoso Liberate AMS之後，我們的設計團隊就能夠免除網表處理的負荷，使這項工作自動化，並取得更精準且更可靠的資料，尤其是在我們電路層的非標準架構客製單元。」

Cadence客製IC與PCB事業群資深副總裁Tom Beckley表示，Virtuoso Liberate AMS擴展了公司在混合訊號流程領域的先進地位，為設計人員提供威力強大的全新解決方案，提高生產力並縮短上市前置時間。Virtuoso Liberate AMS已供貨。（編輯部陳復霞整理）