 |
HBM應用優勢顯著 高頻半導體測試設備不可或缺 (2024.08.27)
HBM技術將在高效能運算和AI應用中發揮越來越重要的作用。
儘管HBM在性能上具有顯著優勢，但在設計和測試階段也面臨諸多挑戰。
TSV技術是HBM實現高密度互連的關鍵，但也帶來了測試的複雜性 |
|
揮別製程物理極限 半導體異質整合的創新與機遇 (2024.08.21)
半導體異質整合是將不同製程的晶片整合，以提升系統性能和功能。
在異質整合系統中，訊號完整性和功率完整性是兩個重要的指標。
因此必須確保系統能夠穩定地傳輸訊號，和提供足夠的功率 |
|
AI運算方興未艾 3D DRAM技術成性能瓶頸 (2024.08.21)
HBM非常有未來發展性，特別是在人工智慧和高效能運算領域。隨著生成式AI和大語言模型的快速發展，對HBM的需求也在增加。主要的記憶體製造商正在積極擴展採用3D DRAM堆疊技術的HBM產能，以滿足市場需求 |
|
3D IC與先進封裝晶片的多物理模擬設計工具 (2024.07.25)
在3D IC和先進封裝領域，多物理模擬的工具的導入與使用已成產業界的標配，尤其是半導體領頭羊台積電近年來也積極採用之後，更讓相關的工具成為顯學。 |
|
高速運算平台記憶體爭霸 (2024.07.02)
各類AI應用的市場需求龐大，各種記憶體的競爭也異常的激烈，不斷地開發更新產品，降低成本，企圖向上向下擴大應用，只有隨時保持容量、速度與可靠度的優勢才是王道 |
 |
西門子推出全新Calibre 3DThermal軟體 強化3D IC市場布局 (2024.06.30)
西門子數位工業軟體近日宣佈推出 Calibre 3DThermal 軟體，用於 3D 積體電路（3D-IC）熱分析、驗證與除錯。Calibre 3DThermal 將 Calibre 驗證軟體和 Calibre 3DSTACK 軟體的關鍵能力，以及西門子 Simcenter Flotherm 軟體運算引擎相結合 |
|
AI世代的記憶體 (2024.05.28)
AI運算是專門處理AI應用的一個運算技術，是有很具體要解決的一個目標，而其對象就是要處理深度學習這個演算法，而深度學習跟神經網路有密切的連結，因為它要做的事情，就是資料的辨識 |
|
工研院突破3D先進封裝量測成果 新創公司歐美科技宣布成立 (2024.05.02)
在人工智慧（AI）浪潮席捲全球之下，工研院新創公司「歐美科技」今（30）日宣布成立，將藉由非破壞光學技術為半導體先進封裝帶來突破性的檢測應用，運用半導體矽穿孔量測研發成果，推動AI晶片高階製程提升整體良率，幫助半導體業者快速鑑別產品，也獲得德律科技、研創資本、新光合成纖維等注資 |
|
美光推出128GB DDR5 RDIMM記憶體 為生成式AI應用提供更佳解 (2023.11.27)
美光科技，宣布推出128GB DDR5 RDIMM 記憶體，採用 32Gb 單片晶粒，以高達 8,000 MT/s 的同類最佳效能支援當前和未來的資料中心工作負載。此款大容量高速記憶體模組專為滿足資料中心和雲端環境中各種關鍵應用的效能及資料處理需求所設計，包含人工智慧（AI）、記憶體資料庫（IMDBs）、高效處理多執行緒及多核心運算工作負載等 |
|
聯電與供應鏈夥伴啟動W2W 3D IC專案 因應邊緣AI成長動能 (2023.10.31)
聯華電子今(31)日宣佈，已與合作夥伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓（wafer-to-wafer；W2W）3D IC專案，協助客戶加速3D封裝產品的生產。此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式堆疊封裝平台，以因應AI從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求 |
|
矽光子發展關鍵：突破封裝與材料障礙 (2023.08.21)
最終的光電融合是3D共封裝光學，即三維整合。可以毫不誇張地說，基於矽光子的光電子融合，將會是未來計算機系統和資訊網路的關鍵技術。 |
|
晶背供電技術的DTCO設計方案 (2023.08.11)
比利時微電子研究中心（imec）於本文攜手矽智財公司Arm，介紹一種展示特定晶背供電網路設計的設計技術協同優化（DTCO）方案，其中採用了奈米矽穿孔及埋入式電源軌來進行晶背佈線 |
|
應材創新混合鍵合與矽穿孔技術 精進異質晶片整合能力 (2023.07.13)
面對當前國際半導體市場競爭加劇，應用材料公司也趁勢推出新式材料、技術和系統，將協助晶片製造商運用混合鍵合（hybrid bonding）及矽穿孔（TSV）技術，將小晶片整合至先進2.5D和3D封裝中，既提高其效能和可靠性，也擴大了應材在異質整合（heterogeneous integration, HI）領域領先業界的技術範疇 |
|
台大跨團域隊研發AI光學檢測系統 突破3D-IC高深寬比量測瓶頸 (2023.04.26)
國立臺灣大學機械系陳亮嘉教授，今日帶領跨域、跨國的研發團隊，在國科會發表其半導體AI光學檢測系統的研發成果。該方案運用深紫外（DUV）寬頻光源作為光學偵測，並結合AI深度學習的技術，最小量測口徑可達 0.3 微米、深寬比可達到15，量測不確定度控制在50奈米以內，超越 SEMI 2025年官方所預測之技術需求規格 |
|
3D 異質整合設計與驗證挑戰 (2023.02.20)
下一代半導體產品越來越依賴垂直整合技術來推動系統密度、速度和產出改善。由於多個物理學之間的耦合效應，對於強大的晶片-封裝-系統設計而言，聯合模擬和聯合分析至關重要 |
|
異質整合晶片夯 宜特推出材料接合應力分析解決方案 (2022.08.11)
隨著不同材料在同一晶片封裝的異質整合成為市場熱門議題，宜特與安東帕(Anton Paar)公司合作推出「材料接合應力強度」分析解決方案，可量測Underfill材料流變特性、異質整合材料間的附著能力與結合強度並計算3D封裝矽通孔(TSV)中銅的力學特性 |
|
宜特推出材料接合應力強度分析解決方案 助力異質整合研發 (2022.08.10)
隨著不同材料在同一晶片封裝的異質整合成為市場熱門議題，宜特今10日宣佈，與合作夥伴安東帕（Anton Paar）公司推出「材料接合應力強度」分析解決方案，可量測Underfill材料流變特性、異質整合材料間的附著能力與結合強度並計算3D封裝矽通孔（TSV）中銅的力學特性 |
|
記憶體不再撞牆！ (2022.01.21)
新一代的高效能系統正面臨資料傳輸的頻寬限制，也就是記憶體撞牆的問題，運用電子設計自動化與3D製程技術.... |
|
應用材料加速半導體產業實現異質整合技術藍圖 (2021.09.13)
應用材料發布新技術與能力，幫助客戶加速實現異質晶片設計與整合的技術藍圖。應用材料結合先進封裝與大面積基板技術，與產業合作夥伴攜手開發新解決方案，大幅改善晶片功率、效能、單位面積成本與上市時間(PPACt) |
|
小晶片Chiplet夯什麼？ (2021.05.03)
隨著元件尺寸越接近摩爾定律物理極限，晶片微縮的難度就越高，要讓晶片設計保持小體積、高效能，除了持續發展先進製程，也要著手改進晶片架構(封裝)，讓晶片堆疊從單層轉向多層 |
