以設計師為中心的除錯解決方案可縮短驗證時間
作者\Neil Hand
「設計錯誤」常被認為是造成 ASIC 和 FPGA 重新設計的主要原因之一。而在這些錯誤當中,有許多類型都可以很容易由「以設計師為中心」的解決方案所捕捉,修正或除錯,進而縮短驗證時間。
/art/2022/07/281650387310/p1.jpg