账号:
密码:
CTIMES / 3d封裝
科技
典故
从单一控制到整合应用──浅论芯片组的发展历程

高度整合的芯片组不过是这几年才发生的事,如果说CPU是计算机的脑部,Chipsets就可算是计算机的心脏了。
欧姆龙X射线自动检查平台 有效解决晶片检查的量产化和自动化挑战 (2024.09.05)
近年来,半导体产业在微型化领域,对於小晶片(chiplets)的整合技术进行封装的需求正不断增加。与传统平面设计相比,小晶片的结构够为复杂,并且采用3D封装,这对於检测精度也增加了严苛的要求
矽光子发展关键:突破封装与材料障碍 (2023.08.21)
最终的光电融合是3D共封装光学,即三维整合。可以毫不夸张地说,基於矽光子的光电子融合,将会是未来计算机系统和资讯网路的关键技术。
打造生态系 小晶片卷起半导体产业一池春水 (2021.05.05)
大型半导体厂商正在开创出属於自己的半导体小晶片生态系统。而小规模企业最大的挑战仍是在於现成小晶片设计上的可用性。
异质整合 揭橥半导体未来20年产业蓝图 (2019.10.09)
晶片的设计和制造来到一个新的转折。于是,异质整合的概念,就砰然降临到了半导体的舞台上。它是驱动半导体未来20~30年最重要的发展趋势。
3D封装成显学 台积电与英特尔各领风骚 (2019.07.04)
除了提升运算效能,如何在有限的晶片体积内,实现更多的功能,是目前晶片制造商极欲突破的瓶颈。如今,这个挑战已有了答案,由台积电与英特尔所主导的3D封装技术即将量产,为异质整合带来新的进展
KLA-Tencor:7奈米以下制程需有效降低显影成型误差 (2017.09.14)
7纳米制程节点将是半导体厂推进摩尔定律(Moore’s Law)的下一重要关卡。半导体进入7纳米节点後,制程将面临更严峻的挑战, 不仅要克服晶圆刻蚀方面、热、静电放电和电磁干扰等物理效应,同时要让信号通过狭小的线也需要更大的电力,这让晶片设计,检查和测试更难
Brewer Science:先进封装可解决现阶段制程微缩挑战 (2017.09.13)
今日的消费性电子产品、网路、高效能运算 (HPC) 和汽车应用皆仰赖封装为小型尺寸的半导体装置,其提供更多效能与功能,同时产热更少且操作时更省电。透过摩尔定律推动前端流程开发,领先的代工和积体装置制造商 (IDM) 持续不断挑战装置大小的极限,从 7 奈米迈向 3 奈米
Lab4MEMS专案获欧洲创新大奖 (2016.12.09)
欧洲电子元件与系统领先计画(Electronic Components and Systems for European Leadership,ECSEL)企业联合会在义大利罗马欧洲奈米电子论坛期间宣布,Lab4MEMS 专案荣获该组织2016年度创新奖
Molex MediSpec MID/LDS创新小巧式3D封装 (2014.12.04)
Molex公司发布MediSpec成型互连设备/激光直接成型(MID/LDS)产品,满足创新3D技术的开发要求,结合先进的 MID 技术与LDS天线的专业知识,在一个单独的成型封装中实现整合式小螺距3D电路,是适用于高密度医疗器械的整合式小螺距
EVG和BSI创建台湾超薄晶圆片粘合实验室 (2009.01.15)
奥地利EVG和美国布鲁尔科技公司(BSI)日前宣布坐落于台湾新竹工业园区的BSI应用实验室安装EVG 500系列晶圆片粘合系统。这项合作为亚太地区客户的3D封装集成电路和其他先进封装技术开发提供及时的技术支持
NEXX Systems获Alchimer技术授权 (2008.11.18)
奈米TSV金属化公司Alchimer,S.A.日前宣布已授权其eG ViaCoat产品予硅晶穿孔(TSV)应用之电解沉积系统NEXX Systems,Inc公司,作为生成TSV金属镀层细薄、保形的铜晶种层使用。 根据协议

  十大热门新闻
1 欧姆龙X射线自动检查平台 有效解决晶片检查的量产化和自动化挑战

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw