 |
Synopsys StarRC方案通過聯電28奈米設計認證 (2012.05.02) 新思科技(Synopsys)近日宣佈,其StarRC寄生電路抽取(parasitic extraction)解決方案通過聯華電子(UMC)最新28奈米製程技術的認證,在聯電所提供的測試評估設計環境中,該解決方案可達成矽晶驗證(silicon-validated)的準確率 |
 |
Synopsys推出完整音頻IP次系統 (2012.04.22) 新思科技(Synopsys)近日宣佈,針對SoC設計推出完整且經軟硬體整合之音頻IP次系統─DesignWare SoundWave音頻次系統。
該解決方案不但可完全配置(fully configurable),且支援2.0至7.1音頻串流(audio stream)並具備24位元精準度,可有效支援數位電視、機上盒、藍光光碟、可攜式音頻裝置及平板電腦等廣泛音頻應用的要求 |
 |
Synopsys推出完整音頻IP次系統 (2012.04.22) 新思科技(Synopsys)近日宣佈,針對SoC設計推出完整且經軟硬體整合之音頻IP次系統─DesignWare SoundWave音頻次系統。
該解決方案不但可完全配置(fully configurable),且支援2.0至7.1音頻串流(audio stream)並具備24位元精準度,可有效支援數位電視、機上盒、藍光光碟、可攜式音頻裝置及平板電腦等廣泛音頻應用的要求 |
 |
新思科技推出3D-IC新技術 (2012.03.29) 新思科技(Synopsys)日前宣佈,利用3D-IC整合技術加速多晶片堆疊系統(stacked multiple-die silicon system)的設計,以滿足當今電子產品在運算速度提升、結構尺寸縮小及功耗降低等面向上的需求 |
 |
新思科技推出3D-IC新技術 (2012.03.29) 新思科技(Synopsys)日前宣佈,利用3D-IC整合技術加速多晶片堆疊系統(stacked multiple-die silicon system)的設計,以滿足當今電子產品在運算速度提升、結構尺寸縮小及功耗降低等面向上的需求 |
 |
EDA大廠加入ARM全新快速模型計劃 (2009.08.10) ARM宣佈CoWare、Mentor Graphics及Synopsys已加入ARM快速模型計劃。該計劃成員可將已通過完整認證的ARM處理器快速模型系統,整合進自己的虛擬平台環境中並供貨給客戶,以確保雙方客戶無論採用哪一種設計流程,皆可建立完整的ARM Powered虛擬平台 |
 |
EDA大廠加入ARM全新快速模型計劃 (2009.08.10) ARM宣佈CoWare、Mentor Graphics及Synopsys已加入ARM快速模型計劃。該計劃成員可將已通過完整認證的ARM處理器快速模型系統,整合進自己的虛擬平台環境中並供貨給客戶,以確保雙方客戶無論採用哪一種設計流程,皆可建立完整的ARM Powered虛擬平台 |
 |
SEMICON Taiwan 2008即日起開放報名 (2008.07.25) SEMICON Taiwan 2008(國際半導體設備材料展)即將於9月9-11日展開,展期間將舉行8場產業趨勢與技術論壇。其中,在9月10日的CTO論壇中,主辦單位SEMI(國際半導體設備材料產業協會)特別邀請日月光集團研發中心總經理唐和明博士、無線科技大廠Qualcomm副總經理Mr |
 |
SEMICON Taiwan 2008即日起開放報名 (2008.07.25) SEMICON Taiwan 2008(國際半導體設備材料展)即將於9月9-11日展開,展期間將舉行8場產業趨勢與技術論壇。其中,在9月10日的CTO論壇中,主辦單位SEMI(國際半導體設備材料產業協會)特別邀請日月光集團研發中心總經理唐和明博士、無線科技大廠Qualcomm副總經理Mr |
 |
Synopsys成立「前瞻設計EDA研發中心」 (2007.12.19) 為協助半導體產業發展先進製程設計技術,新思科技(Synopsys)決定在台灣成立「前瞻設計EDA研發中心」,並於十二月十八日(二)舉辦開幕酒會,這是第一次有EDA公司,持續將研發資源投注在台灣市場,將藉由與台灣半導體廠商的緊密合作,協助建立台灣EDA產業自主的技術,提升台灣在激烈的全球半導體產業競賽中之優勢 |
 |
Synopsys成立「前瞻設計EDA研發中心」 (2007.12.19) 為協助半導體產業發展先進製程設計技術,新思科技(Synopsys)決定在台灣成立「前瞻設計EDA研發中心」,並於十二月十八日(二)舉辦開幕酒會,這是第一次有EDA公司,持續將研發資源投注在台灣市場,將藉由與台灣半導體廠商的緊密合作,協助建立台灣EDA產業自主的技術,提升台灣在激烈的全球半導體產業競賽中之優勢 |
 |
Altera和Synopsys共同創造ASIC設計新選擇 (2007.11.14) Altera和Synopsys宣佈,Altera的Nios II處理器內部核心將可透過DesignWare Star IP套件提供授權給客戶使用。這一新產品擴展了Altera現有的FPGA和HardCopy結構化ASIC產品供應,幫助Nios II用戶將設計移植到標準單元ASIC |
 |
Altera和Synopsys共同創造ASIC設計新選擇 (2007.11.14) Altera和Synopsys宣佈,Altera的Nios II處理器內部核心將可透過DesignWare Star IP套件提供授權給客戶使用。這一新產品擴展了Altera現有的FPGA和HardCopy結構化ASIC產品供應,幫助Nios II用戶將設計移植到標準單元ASIC |
 |
協助消費性IC設計走向可預期的成功 (2006.08.07) DFM(Design For Manufacturing)市場前景看好的趨勢下,EDA的商機也日益蓬勃,在DFM市場中,消費性IC與上市時程(time-to-market)及單位成本(unit cost)有最直接的相關性。Synopsys為提供EDA工具的廠商,此次推出新一代的IC Compiler,為消費性IC設計提供便利的解決方案 |
 |
Synopsys推出PrimeYield (2006.07.26) 新思科技(Synopsys)宣佈推出PrimeYield,是該公司最新且功能完備的design-yield analysis套裝工具,能夠在設計早期對於製造上的問題進行自動化的矯正。PrimeYield可精確預測design-induced mechanisms對於良率的威脅,而且把automated correction guidance提供給上游的設計執行工具 |
 |
Synopsys推出PrimeYield (2006.07.26) 新思科技(Synopsys)宣佈推出PrimeYield,是該公司最新且功能完備的design-yield analysis套裝工具,能夠在設計早期對於製造上的問題進行自動化的矯正。PrimeYield可精確預測design-induced mechanisms對於良率的威脅,而且把automated correction guidance提供給上游的設計執行工具 |
 |
以SystemVerilog語言提升EDA工具設計產能 (2006.04.14) SystemVerilog目前已經漸漸成為設計與驗證的主流語言,許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog,而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
 |
以SystemVerilog語言提升EDA工具設計產能 (2006.04.14) SystemVerilog目前已經漸漸成為設計與驗證的主流語言,許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog,而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
 |
以SystemVerilog語言提升EDA工具設計產能 (2006.04.01) SystemVerilog目前已經漸漸成為設計與驗證的主流語言,許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog,而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
 |
EDA大廠Synopsys宣布在台成立研發中心 (2004.09.22) 國際EDA大廠美商新思科技(Synopsys)宣布在台成立研發中心,該公司預計在三年內投資新台幣8億元,並將研發設計人員由現有的48人擴增至100人。新思台灣區總經理葉瑞斌指出,與其他國家相較,台灣因半導體產業基礎而有相當的競爭優勢,對該公司產品具加值效果,加上IC設計人力素質高,因此決定在台灣成立研發中心 |