CTIMES - Eda

Cadence和NVIDIA合作生成式AI項目加速應用創新 (2024.03.24)
益華電腦(Cadence Design Systems, Inc.)宣布．擴大與 NVIDIA 在 EDA、系統設計和分析、數位生物學(Digital Biology)和AI領域的多年合作，推出兩種革命性解決方案，利用加速運算和生成式AI重塑未來設計

西門子加入半導體教育聯盟應對產業技能和人才短缺問題 (2024.03.05)
西門子數位化工業軟體今（5）日宣佈加入半導體教育聯盟（Semiconductor Education Alliance），協助建設積體電路（IC）設計和電子設計自動化（EDA）產業的實踐社區，包括教師、學校、出版商、教育技術公司和研究組織等範圍，推進半導體產業蓬勃發展

Cadence推出業界首款加速數位雙生平台Millennium (2024.02.22)
益華電腦(Cadence Design Systems, Inc.)宣布，推出Cadence Millennium企業多物理場平台，這是業界首款用於多物理場系統設計和分析的硬體/軟體(HW/ SW)加速數位雙生解決方案。 Cadence瞄準了提高性能和效率可獲得的巨大助益與商機，推出第一代Millennium M1 平台專注於加速高擬真運算流體動力學 (CFD)的模擬能力

Cadence推出全新Celsius Studio AI熱管理平台推進ECAD/MCAD整合 (2024.02.06)
益華電腦 (Cadence Design Systems, Inc.) 宣布，推出Cadence Celsius Studio，這是業界首款用於電子系統的完整 AI 散熱設計和分析解決方案。除了應用於PCB 和完整電子組件的電子散熱設計，Celsius Studio 還可以解決 2.5D 和 3D-IC 以及 IC 封裝的熱分析和熱應力問題

是德Chiplet PHY Designer可模擬支援UCIe標準之D2D至D2D實體層IP (2024.02.05)
是德科技（Keysight）推出Chiplet PHY Designer，這是該公司高速數位設計與模擬工具系列的最新成員，提供晶粒間（D2D）互連模擬功能，可對業界稱為小晶片（Chiplet）之異質和3D積體電路設計的效能進行全面驗證

群聯採Cadence Cerebrus AI驅動晶片最佳化工具加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積

創意採Cadence Integrity 3D-IC平台實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置

修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA)

西門子收購Insight EDA 擴展Calibre可靠性驗證系列 (2023.11.16)
西門子數位化工業軟體完成對 Insight EDA 公司的收購，後者能夠為積體電路（IC）設計團隊，提供突破性的電路可靠性解決方案。 Insight EDA 成立於 2008 年，致力於為客戶提供類比／混合訊號和電晶體級客製化數位設計流程

西門子EDA發佈Tessent RTL Pro 加強可測試性設計能力 (2023.10.19)
西門子數位化工業軟體近日發佈 Tessent RTL Pro 創新軟體解決方案，旨在幫助積體電路（IC）設計團隊簡化並加速下一代設計的關鍵可測試性設計（DFT）工作。隨著 IC 設計在尺寸和複雜性方面不斷增長，工程師必須在設計早期階段識別並解決可測試性問題

新思科技針對台積電N5A製程技術推出車用級IP產品組合 (2023.10.17)
新思科技宣布針對台積公司的N5A製程，推出業界範圍最廣的車用級介面與基礎IP產品組合。新思科技與台積公司攜手達成車用SoC長期運作的可靠性與高效能運算要求，協助帶動次世代以軟體定義車輛的產業發展

西門子與台積電合作助客戶實現IC最佳化設計 (2023.10.12)
西門子數位化工業軟體宣佈與台積電深化合作，展開一系列新技術認證與協作，多項西門子 EDA 產品成功獲得台積電的最新製程技術認證。台積電設計基礎架構管理部門負責人 Dan Kochpatcharin 表示：「台積電與包括西門子在地的設計生態系統夥伴攜手合作

新思科技利用全端大數據分析擴充Synopsys.ai電子設計自動化套件 (2023.09.14)
新思科技宣布擴充旗下Synopsys.ai全端(full-stack)電子設計自動化(EDA)套件，針對積體電路(IC)晶片開發的每個階段，提供全面性、以人工智慧(AI)驅動的資料分析。新思科技的EDA資料分析解決方案，在半導體業界相關領域中，是首見可提供AI驅動的見解與優化，以提升探索、設計、製造與測試流程的產品

Cadence舉行2023台灣使用者年會聚焦AI應用與3D-IC技術 (2023.08.31)
益華電腦（Cadence）今日在新竹舉行CadenceLIVE Taiwan 2023使用者年度大會。在全球AI浪潮之下，今年Cadence持續聚焦AI技術與EDA工具的整合搭配上，除了協助工程師提高晶片設計的效率外，也運用AI技術來提升晶片本身的性能

西門子數位化工業軟體發表新方案實現設計即正確的IC佈局 (2023.08.02)
西門子數位化工業軟體推出創新解決方案 Calibre DesignEnhancer，能幫助積體電路（IC）、自動佈局佈線（P&R）和全客製化設計團隊在 IC 設計和驗證過程中實現「Calibre 設計即正確」設計佈局修改，從而顯著提高生產力、提升設計品質並加快上市速度

西門子推出Solido設計環境軟體打造客製化IC驗證平台 (2023.07.31)
因應現今無線、汽車、高效能運算（HPC）和物聯網（IoT）等產業對於高度差異化應用的需求日益提升，設計複雜度也隨之增加。西門子數位化工業軟體今（31）日也宣佈推出Solido設計環境軟體（Solido Design Environment），以協助設計團隊應對日益嚴苛的功耗、效能、面積、良率和可靠性等要求，同時加快上市速度

新思科技針對台積電3奈米製程運用廣泛IP產品組合加速先進晶片設計 (2023.07.27)
新思科技針對台積公司的N3E製程，利用業界最廣泛的介面 IP產品組合，推動先進晶片設計全新潮流。橫跨最為廣泛使用的協定，新思科技IP產品組合在多個產品線的矽晶設計，提供領先業界的功耗、效能與面積(PPA)以及低延遲

EDA的AI進化論 (2023.07.25)
先進晶片的設計與製造，已經是龐然大物，一般的人力早已無力負擔。幸好，AI來了。有了AI加入之後，它大幅提升了IC設計的效率，無論是前段的設計優化，或者是後段晶片驗證，它都帶來了無與倫比的改變

Cadence歡慶35周年加碼台灣成立新竹創新研發中心 (2023.05.10)
益華電腦 (Cadence Design Systems, Inc.)，今日舉行新竹創新研發中心的揭牌儀式，同時也歡慶成立的35周年。活動現場邀請除了多位產官學人士與會共同見證，也宣示將深耕台灣的半導體產業，並為次世代的晶片設計技術奠基

西門子提供EDA多項解決方案通過台積電最新製程認證 (2023.05.10)
身為台積電的長期合作夥伴，西門子數位化工業軟體日前在台積電2023 年北美技術研討會上公布一系列最新認證，展現雙方協力合作的關鍵成果，將進一步實現西門子EDA技術針對台積電最新製程的全面支援