帳號:
密碼:
CTIMES / Soc設計
科技
典故
電腦病毒怎麼來的?

電腦病毒最早的概念可追溯回1959年一種叫做 「磁蕊大戰」(core war)的電子遊戲,這種遊戲的意義在於,程式是可以自我大量複製的,並可與其他程式對抗進行破壞,造成電腦軟、硬體的損毀。而後在1987年,C-Brain程式會吃盜拷者的硬碟空間,C-Brain的惡性變種就成為吃硬碟的病毒。
聯詠新型多感測器IP攝影機SoC設計整合CEVA DSP效能 (2022.12.13)
CEVA公司宣佈已授權給無晶圓廠晶片設計公司聯詠科技,使其在瞄準監控、零售、智慧城市、交通等領域的最新一代NT98530多感測器IP攝影機SoC中部署使用CEVA SensPro2 感測器樞DSP架構系列的SP500 DSP
EDA進化中! (2021.09.28)
電子系統的開發已進入了嶄新的世代,一個同時具備電路虛擬設計和系統模擬分析的全方位軟體平台,將是時代所需。
SLM晶片生命週期管理平台 形塑半導體智慧製造新層次 (2021.07.26)
矽生命週期管理平台(SLM)以資料分析導向為方法,從初期設計階段到終端用戶佈署進行SoC的最佳化,並且在各項運作中達到效能、功耗、可靠性和安全性的最佳化等。
Arm新合約模式 Flexible Access 增加SoC設計人員自由度 (2019.07.17)
Arm 宣布將擴大與既有與新的合作夥伴存取與取得半導體設計技術的授權方式。Arm Flexible Access是一種全新的合約模式,讓SoC設計團隊在取得IP授權前就能展開計劃,屆時只要針對生產時使用到的部份進行付費
實現下一代除錯與追蹤功能 ARM推出CoreSight SoC-600 (2017.03.16)
全球IP矽智財授權廠商ARM推出 CoreSight SoC-600 下一代除錯與追蹤IP解決方案。該項新技術能透過 USB、PCIe 或無線等功能介面進行除錯和追蹤,提升資料輸出量的同時減少對硬體除錯探測器的需求
QuickLogic發表ArcticPro超低功耗嵌入式FPGA IP 授權計畫 (2016.12.09)
QuickLogic公司日前發表擴展其市場涵蓋面的策略性計畫,將以ArcticPro eFPGA的商品名選擇性的授權其專利超低功耗可編程邏輯技術。 該嵌入式FPGA計劃係由QuickLogic與GLOBALFOUNDRIES透過合作協議共同宣布
Xilinx推出SDSoC開發環境2016.1版 (2016.06.15)
新版本透過系統級特性設定工具加速C/C++架構編程並減少50%端對端編譯時間 美商賽靈思(Xilinx)推出SDSoC開發環境2016.1版,其可讓Zynq系列SoC及MPSoC運用C/C++語言進行軟體定義編程,並支援近期新推出的16nm Zynq UltraScale+ MPSoC
Mentor Graphics使用UPF逐步求精方法推動新一代低功耗驗證 (2015.09.17)
Mentor Graphics公司支援低功率逐步求精方法,通過採用Questa Power Aware Simulation和 Visualizer Debug Environment的新功能以顯著提升採用ARM技術的低功率設計的驗證複用率和生產率。 UPF規定「低功耗設計意圖」應與設計區分開,且應用於晶片設計的驗證和實施階段
Cadence發表下一代JasperGold形式驗證平台 (2015.06.17)
新聞摘要 * 整合的Cadence Incisive與JasperGold形式驗證平台相較於以往的解決方案,效能可提高15倍。 * JasperGold平台已整合至系統開發套裝,相較於現有驗證方式可提前三個月發現錯誤
研揚科技發表Pico-ITX新品--PICO-BT01 (2015.04.13)
工業電腦研發製造大廠:研揚科技日前發表一款Pico-ITX新品PICO-BT01,這款產品同時也獲得第23屆台灣精品獎殊榮。 Pico-ITX規格的板卡尺寸為100mmx72mm,這是研揚的單板電腦標準品中,尺寸最小的
Maxim推出ZON系列表計SoC 有效縮短電力開發時程 (2014.11.03)
世界各地的電錶標準各有不同,電力公司需要不同類型的電錶來滿足消費者及地域的需求,因此電錶廠商必須能夠快速靈活地回應電力部門的需求變化。目前,電錶IC設計已經在單顆晶片的基礎上提供不同存儲容量配置的靈活性
Cadence數位解決方案協助創意電子完成1.8億邏輯閘SoC設計 (2014.10.21)
創意電子採用Cadence Encounter數位設計實現系統在台積16奈米FinFET Plus製程完成首件量產設計定案 益華電腦(Cadence)與創意電子宣布,創意電子在台積電16nm FinFET Plus (16FF+)製程上,採用Cadence Encounter數位設計實現系統完成首件高速運算ASIC的設計定案(tape-out)
提升SoC元件生產力 賽靈思推出新版Vivado設計套件 (2014.10.13)
美商賽靈思(Xilinx)推出可編程SoC級加強型設計套件Vivado設計套件之2014.3版本、軟體設計工具(SDK)和全新UltraFast嵌入式設計方法指南,為Zynq-7000 All Programmable SoC元件的生產力帶來重大突破
Altera與ARM在SoC開發工具延展策略合作 (2014.10.02)
Altera公司和ARM進行一項長期合作協議,雙方在SoC FPGA同類最佳嵌入式軟體發展工具上展開策略合作。在2012年,Altera和ARM宣佈開發Altera版ARM Development Studio 5工具套件,率先推出了SoC FPGA的FPGA自適應除錯功能

  十大熱門新聞

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw