搜尋

會員登入

搜尋

導覽

會員
廣告
廣告
類別:
關鍵字:

搜尋「矽晶驗證」,共 20

基於與台積公司長期合作,推動先進製程節點的持續創新,新思科技宣布針對台積公司 N3E 製程技術的多項關鍵成果,新思科技的數位與客製化設計流程已獲得台積公司N3E 製程的認證。此外,該流程與新思科技廣泛的基礎與介面 IP 組合,已在台積公司

英特爾晶圓代工服務(IFS)推出加速器,為一個全方位的生態系聯盟,專為協助晶圓代工客戶將他們的發想概念實作至矽晶產品。透過橫跨電子設計自動化(EDA)、智慧財產(IP)和設計服務等一系列業界領先公司的深度合作,協助推升客戶在英特爾晶圓代工製

M31 Technology近日宣佈其採用Arm技術架構,已成功開發針對機器學習與人工智慧應用的Arm處理器IP,包含Arm Cortex-M55 處理器及Arm Ethos-U55(NPU),實現晶片內(on-chip)處理器IP核心實作

台積電於3日宣布,在開放創新平台(Open Innovation Platform, OIP)之下推出5奈米設計架構的完整版本,協助客戶實現5奈米系統單晶片設計,目標鎖定具有高成長性的5G與人工智慧市場。 台積電表示,目前已與EDA及矽智財

創意電子(GUC)宣布其 28Gbps 多標準 SerDes IP(28G-EMSPHY-XT)在台積電(TSMC)28奈米製程技術中通過矽晶驗證,且符合IEEE 802.3bj(100GBase-KR4)、CEI- 25G-LR 及 CE

亞洲第一家授權處理器核心的供應商晶心科技日前完成拓展計畫,將技術支援及業務觸角已開始跨入美國半導體市場。晶心科技在竹科成立已八年,持續研發推出主流、中、高階等級的處理器核心IP 和子系統,供應給晶片設計公司,相較於傳統其他處理器,採用晶心處

新思科技(Synopsys)近日宣佈,其StarRC寄生電路抽取(parasitic extraction)解決方案通過聯華電子(UMC)最新28奈米製程技術的認證,在聯電所提供的測試評估設計環境中,該解決方案可達成矽晶驗證(silicon

新思科技(Synopsys)日前宣佈,利用3D-IC整合技術加速多晶片堆疊系統(stacked multiple-die silicon system)的設計,以滿足當今電子產品在運算速度提升、結構尺寸縮小及功耗降低等面向上的需求。 此外,

新思科技(Synopsys)近日宣佈擴大合作關係,共同開發用於聯電28奈米HLP Poly SiON製程之DesignWare IP。新思科技進一步擴展先前在聯電40及55奈米製程上的成功經驗,計畫將經過驗證之DesignWare嵌入式記憶

新思科技(Synopsys)於日前宣布,利用新思科技完整的DesignWare SATA IP 解決方案,包含控制器、實體層以及驗證IP,使創意電子之GP5080 固態硬碟系統單晶片達成一次就試產成功之成果。 於SATA 的互通性對創意電子

QuickLogic針對其客戶特定標準產品(CSSP)功能資料庫發表SPI(串列周邊互連)主控制器。此SPI介面提供行動元件設計者對於SDIO或mini-PCI的低針腳數替代方案,以高速地連接無線模組及其他普遍化的周邊功能。 QuickLo

全球半導體設計軟體廠商新思科技(Synopsys)推出使用於供電網路(Power Network)上簽核(sign-off)的最新產品PrimeRail。PrimeRail採用了新的混合技術,可有效分析完整晶片上靜態與動態壓降(voltag