良率低落元兇？四大表面形貌量測手法 如何選? (2025.07.07)
選錯量測分析手法，可能讓你產品良率下滑、製程誤判、重工延宕，甚至導致整批報廢。隨著AI晶片、CoWoS、HPC等先進製程快速推進，每個關鍵工序都依賴高精度的表面形貌量測。…
搜尋「8nm」，共 12 筆
ASML助晶圓代工簡化工序 2025年每晶圓用電降30~35% (2024.09.06)
因AI人工智慧驅動半導體需求，全球晶片微影技術領導廠商艾司摩爾（ASML）今（6）日於SEMICON Taiwan 分享新一代高數值孔徑極紫外光（High NA EUV）微影技術，並表示將協助晶片製造商簡化製造工序、提高產能，並降低每片晶圓…
imec觀點：微影圖形化技術的創新與挑戰 (2023.05.15)
此篇訪談中，比利時微電子研究中心（imec）先進圖形化製程與材料研究計畫的高級研發SVP Steven Scheer以近期及長期發展的觀點，聚焦圖形化技術所面臨的研發挑戰與創新。…
Foundry Revenue Estimated to Grow by 30% YoY in 1Q20, while COVID-19 May Hinder Future Demand (2020.03.19)
The latest investigations by TrendForce show that the foundry industry benefitted from the previous quarter’s order fulf…
3D FeFET角逐記憶體市場 (2019.11.25)
愛美科技術總監Jan Van Houdt解釋FeFET運作機制，以及預測這項令人振奮的「新選手」會怎樣融入下一代記憶體的發展藍圖。…
三星8LPP製程參考流程採用Mentor Tessent 工具 (2018.05.23)
Mentor宣佈Mentor Tessent產品已通過三星晶圓代工廠的8奈米LPP(低功率+)製程認證，針對行動通訊、高速網路/伺服器運算、加密貨幣以及自動駕駛等超大型設計，這些工具可提供顯著的設計與測試時間改善。 現今半導體元件中的超大型…
Samsung Completes Qualification of 8nm LPP Process (2017.10.18)
Samsung Electronics announced today that 8-nanometer (nm) FinFET process technology, 8LPP (Low Power Plus), has been qua…
Samsung Electronics today announced it has added 11-nanometer (nm) FinFET process technology (11LPP, Low Power Plus) to …
Imec Demonstrates World’s First Vertically Stacked Gate-all-Around Si Nanowire CMOS Transistors (2016.12.07)
At IEEE IEDM conference, imec reported for the first time the CMOS integration of vertically stacked gate-all-around (GA…
TAIPEI, Taiwan － According to Taiwanese media reported, TSMC will invest about NT$ 7,000 billion in new Taichung fab, wh…
快閃IC「RRAM」發展動向 (2005.09.05)
隨著各種可攜式電子產品的記憶容量不斷擴張，傳統的Flash Memory已很難滿足市場需求。雖然FeRAM曾經是各半導體廠商囑目的焦點，不過隨著RRAM的出現，也代表著非揮發性記憶體即將進入嶄新的紀元。…
光放大器生產線自動化量測系統（下） (2003.01.05)
光放大器是長距離傳輸系統不可或缺的重要元件，在上一篇已經介紹過摻鉺光纖放大器的特性與光放大器量測系統，本文將就光譜燒孔、極化燒孔特性與光放大器的量測方法作一完整的介紹。 參考資料：…