從工具自動化到工作流程智慧：Agentic AI 如何提升 RTL 驗證生產力 (2026.09.21)
數十年來，電子設計自動化（EDA）的生產力提升，主要來自效能更高的模擬器、可擴充的形式驗證工具，以及運算能力更強的求解器。然而，隨著 SoC 設計規模持續擴大，單純提升工具效能已不足以因應驗證團隊面臨的挑戰。 今日 RTL 驗證的主要瓶頸，…
搜尋「EDA」，共 1323 筆
迎戰後量子威脅與縮短開發週期 FPGA邁向高安全與AI驅動 (2026.09.18)
全球關鍵基礎設施全面走向數位化，運算、通訊及工業系統的架構正迎來兩大結構性變革：一是後量子密碼（PQC）時代的資安防護規格升級，二是面對系統日益複雜化所催生的 AI 輔助開發轉型。 在資安層面，隨著量子運算技術快速突破，傳統公鑰加密架構正面…
AI互連走向光電融合 CPO重塑資料中心供應鏈 (2026.09.09)
現今AI資料中心算力持續擴張，系統瓶頸正從GPU運算能力向晶片間高速互連轉移。9月9日在日本幕張登場的NEPCON JAPAN秋季展特別設置「光電融合World」區域，集中矽光子、先進封裝、光導波路及CPO等技術，並邀集NVIDIA、Cor…
三星攜Mistral打造半導體AI 製程資料留在晶圓廠 (2026.09.09)
AI正從半導體產品需求來源，進一步成為晶片製造工具。三星電子宣布與法國Mistral AI建立策略合作，將大型語言模型及AI平台導入半導體DS部門，結合三星自身製程與工程資料，打造半導體專用On-Premises AI，應用範圍涵蓋資料分析…
英特爾晶圓代工與ASML攜手合作 加速產業運用High-NA EUV (2026.09.08)
本週於SPIE光罩技術暨極紫外光微影研討會（SPIE Photomask Technology + Extreme Ultraviolet Lithography）上，英特爾晶圓代工與ASML分享將高數值孔徑極紫外光（High NA EUV…
UCIe標準化重塑Chiplet生態與ASIC經濟學 (2026.09.07)
標準化Chiplet絕非單純的封裝技術迭代，而是一場涉及設計方法論、代工模式、IP商業版權及供應鏈權力重組的典範轉移。…
軟體定義汽車的隱形瓶頸：為何少了數位雙生就跑不動？ (2026.09.03)
汽車產業正從「硬體定義」走向「軟體定義」。這不只是技術升級，更代表沿用數十年的研發流程、組織分工與供應鏈協作模式，都必須重新調整。 軟體定義汽車（Software-Defined Vehicle，SDV）要求車廠縮短開發週期、更快推出新功能…
打通 3D IC 設計任督二脈：從架構探索到最終簽核的加速實踐 (2026.09.03)
Chiplet 與異質整合正在改變半導體設計。透過高效能中介層與先進封裝，設計團隊可將不同製程、不同供應商的運算、記憶體、I／O 與加速器 IP，整合為複雜的系統級封裝。相較於大型單晶粒設計，這種方法有助於提升效能與能源效率，也能改善擴充彈…
Cadence：AI進入自主設計階段 代理式AI加速重塑半導體開發流程 (2026.08.28)
AI浪潮正從驅動晶片需求進一步延伸至參與晶片設計。隨著AI資料中心、加速運算及實體AI快速發展，半導體晶片的架構與系統複雜度持續攀升，從先進製程、HBM、先進封裝到高速互連與多物理場設計，都讓傳統依賴工程師大量人工操作的開發模式面臨挑戰。在…
從AI助手到企業智能分身 (2026.08.17)
當生成式AI進入PC，市場很容易沿用過去的升級想像：處理器更快、記憶體更大，下一代電腦自然就會取代上一代。…
是德科技解決跨領域物理問題 降低電子設計後期失效風險 (2026.08.04)
是德科技（Keysight）推出Keysight Multiphysics設計與驗證解決方案，旨在解決導致現代電子設計失效的物理場交互作用。該解決方案中的結構分析應用涵蓋跌落、衝擊與振動測試，使工程團隊能在原型機製造前，更早地識別並解決問題…
AI原生設計成EDA新戰場 自主化工程加速半導體設計流程重構 (2026.08.04)
生成式 AI 正快速改變半導體設計流程，而 AI 的角色也從輔助工具逐漸升級為參與決策的「工程夥伴」。從西門子 EDA 在年度技術論壇所揭示的發展方向可看出，EDA（電子設計自動化）產業競爭已不再只是提升單一工具效能，而是朝向 AI 原生（…
西門子推進半導體與PCB設計的自主驗證代理式AI工作流 (2026.08.03)
西門子（Siemens）近日宣布擴大與 NVIDIA 的策略合作，於電子設計自動化（EDA）領域導入具備「自主驗證（Self-verifying）」能力的代理式 AI（Agentic AI）工作流。此項技術整合西門子深厚的 EDA 專業與物…
西門子收購Precision Innovations 以AI強化SoC設計探索與最佳化能力 (2026.07.23)
西門子已協議收購私營電子設計自動化（EDA）軟體公司 Precision Innovations。此次收購將透過 AI 驅動的晶片規劃能力，進一步擴展西門子的 EDA 產品組合，協助半導體團隊在 SoC 設計流程早期即完成功耗、效能與面積（…
先進半導體製程的虛擬填充技術進化 (2026.07.17)
良率決定晶圓製造成本與競爭力，而提升良率已從製程控制延伸至實體設計最佳化。透過智慧化Dummy Fill與EDA演算法協同優化，不僅能兼顧CMP製程需求，更可降低寄生效應、提升晶片效能，為先進製程建立更高的製造優勢。…
歐洲處理器倡議SGA2圓滿落幕 首秀Rhea1自主設計晶片 (2026.07.15)
由EuroHPC聯合開發計畫資助的歐洲處理器倡議(EPI)於2026年7月1日至2日在盧森堡舉行SGA2最終審查會，宣告歷經四年的第二階段圓滿落幕。此計畫成功達成強化歐洲技術主權的核心目標，並向審查委員展示其獨特技術與自研晶片，標誌著歐洲在…
新思科技Converge大會8月新竹登場 首度合體SNUG與Simulation World (2026.07.09)
新思科技（Synopsys）將於8月中旬在新竹豐邑喜來登大飯店舉辦「Synopsys Converge大會」，首度集結「SNUG」與「Simulation World」兩大年度技術盛會，分別於8月10日及12日接力登場。本屆大會以「從矽晶片…
新思推多物理場融合解決方案 聯發科、NVIDIA導入加速晶片設計 (2026.06.26)
隨著半導體製程邁向先進節點與多晶粒（Multi-die）架構，晶片複雜度急劇增加。訊號、電源、熱完整性以及電磁效應等物理挑戰，已成為制約次世代晶片效能的關鍵因子。為解決傳統EDA流程因分階段模擬而導致的過度設計與時程延宕，新思科技（Syno…
應材攜手台積電與記憶體巨頭佈局次世代晶片 (2026.05.18)
應用材料發布 2026 會計年度第二季財報，不僅季營收創下 79.1 億美元歷史新高，更預期今年半導體設備業務將超過 30% 成長。…
極限空間下的冷卻術 (2026.05.12)
智慧眼鏡的散熱挑戰在於所能使用的手段相對有限，若無法有效排除熱能，將直接導致效能降頻，更甚者會影響配戴者的皮膚感官或手感，造成使用體驗的斷崖式下跌。…