CTIMES - EDA

明導國際Veloce Strato平台最高容量可擴充至15BG (2017.02.17)
明導國際(Mentor Graphics)發表Veloce Strato硬體模擬(emulation)平台。這是明導第三代、以資料中心設計導向的硬體模擬平台，同時為具備完整的軟體與硬體可擴充性的硬體模擬平台

新思科技與台積電合作完成16FFC製程的Custom Compiler認證 (2016.11.02)
雙方合作內容包括強化的可靠度模擬支援以及可應用於汽車的electromigration-aware enablement，獲台積公司16FFC認證的包含Galaxy設計平台的客製、數位及簽核工具。新思科技近日宣布

NI 強化TestStand Test Executive軟體效能 (2016.10.18)
NI 國家儀器近日發表 TestStand 2016。這套領先業界的最新版測試管理軟體能夠幫助超過 10,000 名使用者提升產能，並確保新開發工程師能取得初步的成功。面對產品品質、上市時間與成本等方面日益增加的壓力，領導廠商不斷要求測試部門擴大測試範圍，藉此透過較少的資源達成更高的產品穩定性

新唐創新推出NuMaker Brick開發平台 (2016.08.15)
新唐科技(Nuvoton)為滿足多元的創客開發需求，創新推出物聯網積木開發平台 – NuMaker Brick，此平台重新定義創客開發流程，讓使用者不用寫程式也能任意組合模組，搭配手機App即看即設(See & Set)，一分鐘就能完成使用者規劃設計的功能

Mentor Veloce 硬體加速模擬平台協助Barefoot Networks驗證完全可程式設計開關 (2016.07.28)
Mentor Graphics公司宣佈，構建用戶可程式設計及高性能的網路交換器的開創者 Barefoot Networks 已成功採用 Veloce硬體加速模擬平台驗證其 6.5Tbps Tofino交換器。Veloce 硬體加速模擬平台不僅具有高容量與卓越的虛擬化技術，還擁有遠端存取選項以及在網路設計驗證領域有口皆碑的成功經驗，由此 Barefoot 選擇了這一平台

Cadence推出下一代Virtuoso平台 (2016.04.11)
全球電子設計創新廠商益華電腦（Cadence）推出下一代Virtuoso平台，可為設計人員提供10倍的跨平台效能與容量提升。此平台包含在Cadence Virtuoso類比設計環境（Virtuoso Analog Design Environment, ADE）中新增技術，並為Cadence Virtuoso佈局套件提供增強功能，以因應汽車安全、醫療裝置與物聯網（IoT）應用等需求

是德科技SECO採用ADS信號及電源完整性軟體套件成功執行PC板驗證 (2016.03.17)
是德科技（Keysight）日前宣佈 SECO成功使用Keysight EEsof EDA的SIPro和PIPro信號與電源完整性解決方案，來驗證嵌入式COMexpress PC板。該PC板使用AMD R系列Merlin Falcon 3.2 GHz處理器。SECO是義大利知名的嵌入式PC板（PCB）設計與製造廠商

Mentor推出原生完整的UVM SystemVerilog記憶體驗證IP庫 (2016.03.09)
Mentor Graphics（明導）推出首個完全原生的UVM SystemVerilog記憶體驗證IP庫，該記憶體驗證IP庫可用於所有常用記憶體設備、配置和介面。Mentor在目前已可支援60多種常用外設介面（commonly used peripheral interfaces）和匯流排架構的Mentor驗證 IP（Mentor VIP）庫中新增了 1600多種記憶體模型

Mentor Graphics 發佈 Veloce Apps：開啟硬體模擬新紀元 (2016.02.26)
Mentor Graphics公司（明導）推出用於Veloce硬體模擬平台的新型應用程式，自此迎來了硬體模擬的新紀元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath，可以解決複雜SoC和系統設計中的關鍵系統級驗證難題

是德科技發表適用於先進設計系統的信號及電源完整性解決方案 (2016.01.29)
是德科技（Keysight）日前推出兩套電磁（EM）軟體解決方案，以協助工程師執行信號完整性（SI）和電源完整性（PI）分析，進而改善印刷電路板（PCB）設計的高速鏈路效能

是德科技5G軟體程式庫提供5G研究波束成形與通道建模功能需求 (2015.12.15)
是德科技（Keysight）日前宣佈旗下的Keysight EEsof EDA W1906EP 5G基頻驗證程式庫新增波束成形（beamforming）和通道建模功能。這套進階軟體程式庫可大幅提升系統架構師與基頻實體層（PHY）設計工程師的工作效率，以開發5G技術研究所需的可靠演算法參考及信號處理智財（IP）

Mentor Graphics最新Tessent ScanPro實現測試資料量壓縮效益 (2015.10.13)
Mentor Graphics公司（明導國際）推出新款 Tessent ScanPro 產品，該產品採用的技術可以顯著減少使用Tessent TestKompress ATPG 壓縮方案的測試資料量。由於測試資料量很大程度上決定了測試積體電路（IC）的成本和時間，因此Tessent ScanPro 產品可幫助晶片製造商以更快、更具成本效益的方式交付他們的產品

是德科技於DAC展出EDA軟體的多項創新功能 (2015.07.15)
是德科技（Keysight）日前於第52屆設計自動化大會（DAC）中，展出電子設計自動化（EDA）軟體的多項創新功能，包括微波、射頻、高頻、高速數位、射頻系統、電子系統層級、電路、3D電磁設計、實體設計及元件建模應用

Cadence即將舉辦IP技術研討會分享最新IoT與HiFi技術趨勢 (2015.05.08)
益華電腦（Cadence)推出全新Cadence Tensilica Fusion DSP (數位訊號處理器)。這款可擴充性DSP以Xtensa客製化處理器為基礎，適用於需要低成本、超低耗能，混合控制與DSP型態運算的應用

Xilinx推出Vivado設計套件 2015.1版加速系統驗證作業 (2015.05.05)
美商賽靈思（Xilinx）推出可加速系統驗證的Vivado設計套件2015.1版，具備多項可加快All Programmable FPGA和SoC開發與部署的主要先進功能。新版本的Vivado設計套件包含Vivado 實驗室版本（Vivado Lab Edition）、加速的Vivado模擬器和第三方模擬流程、互動式跨時脈（CDC）分析，以及採用賽靈思軟體開發套件（SDK）進行的先進系統效能分析

Mentor Graphics推出全新Calibre xACT寄生電路參數抽取平台 (2015.04.24)
Mentor Graphics（明導公司）推出全新Calibre xACT寄生電路參數抽取平台，該平台可滿足包括 14 nm FinFET在內廣泛的類比和數位電路參數抽取需求，同時最大限度地減少 IC 設計工程師的猜測和設置功夫

台積電認證Mentor Graphics軟體可應用於其10nm FinFET技術早期設計開發 (2015.04.20)
Mentor Graphics（明導）宣佈：台積電（TSMC）和Mentor Graphics已經達到在 10nm EDA認證合作的第一個里程碑。 Calibre實體驗證和可製造性設計（DFM）平臺以及 Analog FastSPICE（AFS）電路驗證平臺（包括AFS Mega）已由台積電依據最新版本的10nm設計規則和 SPICE模型認證

Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。 Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂

晶心與力旺共推晶片安全防護解決方案 (2015.03.30)
隨著物聯網的快速發展，使得各種系統與電子產品資料透過網路緊密相連，在使用者對資料安全與保護機制的高度重視下，激發相關晶片安全防護解決方案的強烈需求。著眼物聯網市場之發展趨勢

Mentor Graphics贏得與Synopsys的專利訴訟禁制令 (2015.03.17)
Mentor Graphics（明導）宣佈，美國俄勒岡州聯邦地區法院已發佈一項有利於Mentor Graphics 的禁制令。該禁制令禁止Synopsys公司在美國製造、使用、銷售、隨約銷售、許可或租賃任何涵蓋 Mentor Graphics 專利模擬技術（美國專利號為 6,240,376）的硬體模擬器或軟體