 |
NS新推出六款全新PowerWise參考設計 (2008.11.13)
美國國家半導體公司(NS)新推出的6款PowerWise參考設計，不但可以精簡產品的設計流程，而且還可降低系統的耗電量，減少作業時產生的熱能，以及延長電池壽命。這些PowerWise參考設計將多款不同的高能源效率晶片搭配在一起，確保系統可以因應實際作業情況降低功耗，以及減少作業時的熱能產生 |
|
The MathWorks擴大支援電子系統驗證的產品組合 (2008.05.06)
The MathWorks公司正式宣佈旗下EDA模擬器的連結工具系列，可連結MATLAB和Simulink下所開發的系統層模型和演算法，以及三個主要的EDA大廠所提供的數位硬體模擬器。
The MathWorks公司台灣總代理鈦思科技表示 |
|
思源科技新版軟體強化驗證自動化功能 (2008.03.21)
電子設計自動化廠商思源科技近期發佈其偵錯平台Verdi Automated Debug及訊號能見度增強系統Siloti Visibility Enhancement(VE)最新版本(2008.01)。此升級版關鍵重點在於提供System Verilog的驗證自動化功能，並同時提升其偵錯速度及實用性 |
 |
汽車應用中的磁電阻感應器 (2008.02.15)
磁電阻效應可應用於多種汽車內的感應器，主要是應用於測量機械系統的速度與角度。如此一來，磁場感應器就成為電子元件、磁性元件和機械元件所組成的複雜系統中的一部分 |
|
安捷倫與Altera聯手開發首款收發器模型程式庫 (2008.01.30)
安捷倫科技（Agilent）宣佈與Altera聯手開發，專為搭配安捷倫ADS先進設計系統EDA軟體使用的首款收發器模型程式庫已經正式上市；Altera是專門供應以收發器為基礎的場式可程式閘陣列（FPGA）廠商 |
|
實現FPGA為主的DSP潛能 (2007.11.10)
功能強大的FPGA解決方案藉由設計技術提供未來的希望。DSP特化的FPGA正快速演變成高度要求且多樣化的應用選項。應用和供應商無關的設計資料庫還有DSP合成，是成功且有效率地規劃出以FPGA為主的DSP設計流程之基礎 |
|
TheMathWork發佈MATLAB的嵌入式功能 (2007.10.29)
嵌入式MATLAB(Embedded MATLAB)功能可以協助使用者直接從MATLAB程式中產生有效的嵌入式C程式碼；避免利用C語言重寫MATLAB演算法時，既耗時又有可能產生新的錯誤。
The MathWorks台灣總代理鈦思科技表示，嵌入式MATLAB(Embedded MATLAB)功能支援超過270個MATLAB運算功能及函式，其中，可支援超過90個有關定點數工具箱的函式 |
 |
『SpringSoft TaiwanDAC 2007』台北場獲熱烈迴響 (2007.08.23)
思源科技(SpringSoft)所舉辦的【SpringSoft TaiwanDAC 2007】技術研討會首場於8月22日(星期三)在台北晶華酒店展開。今年思源科技首次於台北及新竹擴大舉辦產品技術研討會，即獲得各界熱烈迴響，台北研討會共吸引了超過150名客戶及工程師參加，新竹研討會(8月24日於新竹國賓飯店)目前也有逾300名客戶及工程師報名 |
 |
【SpringSoft TaiwanDAC 2007】- 新竹 (2007.08.10)
思源科技將舉行【SpringSoft TaiwanDAC 2007】技術研討會，內容包括六大主題：System Verilog、Automatic Debugging、Visibility Enhancement、Custom Layout、Analog Design和DFM，提供最先進的資訊、最完整的解決方案，以及與電子設計業界專家面對面互動交流的機會 |
|
【SpringSoft TaiwanDAC 2007】- 台北 (2007.08.09)
思源科技將舉行【SpringSoft TaiwanDAC 2007】技術研討會，內容包括六大主題：System Verilog、Automatic Debugging、Visibility Enhancement、Custom Layout、Analog Design和DFM，提供最先進的資訊、最完整的解決方案，以及與電子設計業界專家面對面互動交流的機會 |
|
半導體學院-數位積體電路合成與實作 (2007.06.27)
課程內容：今年台大嚴慶齡工業研究中心特別為已擁有基礎硬體描述語言(HDL)概念的技術人員開設數位積體電路合成與實作課程。
本課程乃利用Verilog HDL及數位邏輯設計能力為基礎，來教授學員進階HDL的設計原則與數位積體電路合成(synthesis)要領 |
|
半導體學院-DTV/TV影像FPGA設計與實作 (2007.06.27)
課程內容： 將業界常用之 TV/DTV 影像處理ASIC之設計公開並實作, 替業界培訓可立刻上手之DTV/多媒體視訊方面之IC設計工程師.本課程公開所有 Verilog code. 此課為業界從所未有, 以最開放之 Open Core 胸襟, 將多年累積之IP智財, 免費開放給學員學習 |
|
開放式IP加密流程能讓業界互通 (2007.04.10)
電子設計流程中仍缺乏一套讓業界互通的加解密標準，造成不同的IP及EDA供應商各自採用不同的自訂方案，導致不同組織中大量的支援負擔，這對使用者很困擾，而且導致不一致性 |
|
系統晶片ESL開發工具之發展現況 (2007.02.13)
面對日益複雜的系統晶片功能，開發者必須要擁有工具支援以增加設計流程中的自動化程度。ESL Tool主要是幫忙解決硬體尚未完成開發前，如何做初步的系統驗證，以減低開發的成本 |
|
鈦思代理之Aldec發表改版的Active-HDL(7.2) (2007.01.29)
提供ASIC及FPGA設計工具以及混合語言模擬的廠商－Aldec，於近日宣佈Active-HDL最新版本- Active-HDL 7.2，已於2006年12月11日正式上市。Active-HDL是一套以Windows為基礎，可支援FPGA/CPLD及ASIC設計輸入及驗證的平台 |
|
The MathWorks宣佈射頻工具箱訊號完整功能 (2007.01.24)
The MathWorks於近日宣佈，新版的射頻工具箱(2.0)將能協助工程師分析訊號完整性(signal integrity)的問題，針對應用於高速數位電訊的射頻元件網路，進行設計、建模、分析，和結果顯示等工作 |
|
以FPGA電路板建構ASIC原型 (2006.08.07)
根據一項於2004年12月所進行的調查，詢問全球超過兩萬名的開發人員，關於他們如何利用硬體輔助特殊積體應用電路驗證（ASIC verification）。結果發現，目前有三分之一的ASIC設計採用FPGA原型作為驗證方法 |
|
以FPGA電路板建構ASIC原型 (2006.07.06)
根據一項於2004年12月所進行的調查，詢問全球超過兩萬名的開發人員，關於他們如何利用硬體輔助特殊積體應用電路驗證（ASIC verification）。結果發現，目前有三分之一的ASIC設計採用FPGA原型作為驗證方法 |
|
SoC設計概論(含可重複使用IP設計) (2006.06.20)
希望學員經過本課程的學習訓練後，可顯著提升其SoC設計之實作能力及產品品質，以從容解決SoC設計中種種的技術難關。學員需已了解基本的 Verilog 或 VHDL 硬體描述語言。
課程大綱:
1 |
 |
以SystemVerilog語言提升EDA工具設計產能 (2006.04.14)
SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言 |
