AI伺服器競爭正由「增加GPU」進入「如何讓更多GPU有效協同運算」的新階段。隨AI 簇集由數百顆加速器擴大至數千甚至更多晶片，資料必須持續在晶片、伺服器與機櫃之間交換，限制系統效能的因素開始由運算晶片（Compute Die）轉為縱向擴展與橫向擴展網絡，高速互連逐漸成為決定AI算力利用率的關鍵。
世芯電子與Synopsys近期在台積電OIP論壇公布合作成果，結合Synopsys 224G PHY IP，以及世芯在先進封裝、訊號完整性與電源完整性（SI／PI）的設計能力，處理下一代AI ASIC面臨的高速互連問題。世芯指出，224Gbps SerDes已面臨Die Edge空間、Escape Routing、封裝基板布線密度及SI／PI等挑戰，雙方並驗證1.6Tbps網路頻寬封裝布線能力，相關設計方法可延伸至448G 序列化與解串（SerDes）。
從224G SerDes到CPO，讓AI競爭進入網路結構時代。
|
AI Network可進一步拆成兩個層次。Scale-up主要負責同一運算域內GPU／ASIC間的高速連接，要求極低延遲與高頻寬；Scale-out則將運算擴展至不同伺服器與Rack，Switch ASIC、Ethernet與Optical Interconnect的重要性隨之提高。整體資料路徑逐步形成Compute Die→Chiplet／UCIe→SerDes→Switch ASIC→Optical Transceiver→CPO／NPO。
當Electrical I/O在功耗、頻寬與傳輸距離上逐漸逼近限制，光引擎勢必往Switch ASIC甚至Compute Die靠近，進一步推升NPO、CPO與Silicon Photonics需求。由於AI互連戰場橫跨ASIC設計、先進封裝、載板、高階PCB、交換器、光模組與矽光子。台灣科技產業面臨的AI下一個算力瓶頸，正在從「晶片算不動」轉向「資料送不動」。
