AI帶動的記憶體產能排擠效應正進入第二階段。過去市場焦點主要集中於HBM大量占用DRAM晶圓產能，如今隨著堆疊層數與頻寬持續提高，供應瓶頸正由晶圓容量往矽穿孔、鍵合、堆疊與測試端移動，封裝與測試逐漸成為決定HBM有效產出的另一道門檻。
HBM並非單純把多顆DRAM堆疊，而是從DRAM 晶圓開始，歷經矽穿孔（Through-Silicon Via, TSV）、晶圓／晶粒鍵合（Wafer／Die Bonding）、多層堆疊（Stacking）、封膠成型（Molding）及最終測試（Final Test）。隨堆疊層數增加，只要其中一層Die出現缺陷，都可能造成已投入大量製程成本的產品報廢，因此知道良好的Die、中段檢測與封裝良率的重要性快速提高。
隨著堆疊層數與頻寬持續提高，供應瓶頸正由晶圓容量往矽穿孔、鍵合、堆疊與測試端移動，封裝與測試逐漸成為決定HBM有效產出的另一道門檻。
|
Samsung近期據報擴大把部分DDR5模組與SSD製造交由外部合作夥伴，將有限後段資源集中於HBM及高價值企業級產品。另一方面，Renesas參與的印度CG Semi G1封測廠已進入良率與產出優化階段，G2廠更規劃把年產能力提高至40億顆，反映亞洲半導體後段產能正在重新分工。
整體趨勢可能逐步形成兩層架構：HBM、Chiplet與2.5D／3D Packaging等高價值製程集中在具備先進封裝技術的核心基地；DDR、SSD、MCU等較成熟產品的Assembly／Test，則加速向印度、越南與菲律賓等地分散。
這也使HBM競爭從「增加晶圓投入」轉向「良率工程」。未來將更強調可製造性設計（Design for Manufacturing, DFM）與可檢測性設計（Design for Inspection, DFI），在每個製程站點提前攔截缺陷，避免完成高成本堆疊後才發現異常。
HBM排擠效應進入後段，AI開始搶封裝測試產能。觀察範圍應從CoWoS擴大到鍵合、探針卡、測試插座、ATE、X-ray／AOI及熱管理。HBM下一階段競爭，不只比誰擁有更多DRAM產能，而是誰能讓更多昂貴晶圓最終轉化為可出貨的高良率AI記憶體。
