对于复杂的电路板，例如现今的高阶通讯系统，设计人员愈来愈需要为不同的DSP、FPGA、ASIC和微处理器提供更多的电压轨。目前必须面对的电源系统设计挑战，是在高速数位电路产生电流暂态的状况下，将电压偏差降到最低。愈来愈需要关注的问题是，在使用先进IC时，例如最新的GHz级DSP、FPGA、ASIC和微处理器，电流暂态期间会出现输出电压的峰值偏差。如果核心电压（VCC）超出指定的容差上限，IC必须重设，否则会发生逻辑错误。为避免发生这种状况，设计人员需要更注意所使用的负载点（point-of-load；POL）模组暂态效能。
最新GHz级DSP之类的数位负载需要相当快速的暂态响应，以及相当低的电压偏差。为达到这些目标，通常需要为DC/DC转换器加装多个输出电容，让它在回馈回路回应前有足够的维持时间。使用电源模组，并加装电容以符合电压暂态容差后，便形成一套完整的电源解决方案。...... 另一名雇主 限られたニュース 文章閱讀限制 出版品優惠 一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载 VIP会员 无限制 20/ごとに 30 日間 付费下载 Login VIP 会員になります。
最新GHz级DSP之类的数位负载需要相当快速的暂态响应，以及相当低的电压偏差。为达到这些目标，通常需要为DC/DC转换器加装多个输出电容，让它在回馈回路回应前有足够的维持时间。使用电源模组，并加装电容以符合电压暂态容差后，便形成一套完整的电源解决方案。......
哈囉，James你好，
TI 的回答如下：
TI 不建議在 T2 (TurboTrans) 模組上使用超級電容。T2 模組需要高品質、低 ESR (等效串連電阻) 電容，關於這些電容的特定需求請參閱T2的應用手冊，或如下：
Type A = (100 ≤ capacitance × ESR ≤ 1000) (e.g. ceramic)
Type B = (1000 < capacitance × ESR ≤ 5000) (e.g. polymer-tantalum)
Type C = (5000 < capacitance × ESR ≤ 10,000) (e.g. OS-CON)
謝謝喔!辛苦你們了.
相關時事單元
相關產業類別
相關關鍵字
相關組織
相關產品類別
相關網站單元