数位应用与资料处理快速崛起，使得运算效能需求呈爆炸式增长。随着扩大采用人工智慧，以面对气候变迁、粮食短缺等重大挑战，未来的运算需求预计会每半年翻涨一倍。为了在处理暴增的巨量资料时维持永续性，我们需要经过改良的高性能半导体技术。

为了实现这点，需要同时面对五项挑战。虽然没有任何企业能够独立完成开发，但是透过串联半导体生态系来共同创新与合作，摩尔定律将能延续不绝：这也是比利时微电子研究中心（imec）预测半导体未来15~20年发展的要点。

半导体开发路上的五道墙

图一 : 处理器与记忆体之间的传输路径存在限制，导致系统效能受阻。

微缩墙（scaling wall）：单纯基於蚀刻制程的微缩进展逐渐趋缓。由於晶片与电晶体的结构越来越接近原子尺寸，量子效应开始干扰晶片运作，使得微缩技术难度攀高。

记忆体墙（memory wall）：处理器与记忆体之间的传输路径存在限制，导致系统效能受阻。实际上，记忆体频宽赶不上处理器效能的升级速度。每秒运算次数（flop/s）大於每秒储存容量（GB/s）。

功率墙（power wall）: 晶片供电与封装散热越来越具挑战性，所以我们势必要提出改良供电与散热的新概念。

永续力墙（sustainability wall）：半导体元件制造衍生的环境足迹正在增加，包含温室气体与用水、自然资源及用电。

成本墙（cost wall）：显而易见，晶片制造成本可能随着复杂度增加而暴涨，另有设计与制程开发的附带成本。

推毁高墙

戈登．摩尔首次提出积体电路的电晶体数量会每两年翻涨一倍，这则预言乍看之下并不符合现实。但如果我们遵循Dennard缩放定律与传统的冯纽曼电脑架构，摩尔定律却很可能实现。根据imec提出的微缩蓝图，未来晶片技术能够另辟蹊径，从根本上改良元件架构、材料、电晶体架构，以及实现典范转移（paradigm shift）。按照imec计画，2036年前将能从7奈米迈向2埃米，也就是0.2奈米，以每两年或每两年半的微缩速度循序渐进。

首先，持续开展蚀刻技术是晶片能否进一步微缩的关键，而传统蚀刻是光刻，现阶段所用的光波长大於图形化所需的精度。极紫外光（EUV）光刻技术因此获得采用。业界有越来越多的产线导入EUV技术进行量产。EUV光刻将会带领我们从5奈米前进2奈米。

为了进一步缩小晶片，需要升级版的EUV技术：配备更大镜面的高数值孔径极紫外光（high-NA EUV）光刻机。这些镜面半径将达1公尺，精度高达20皮米。由艾司摩尔（ASML）开发的首部high-NA EUV微影机台将於2023年推出。预计将在2025年或2026年投入量产。为了降低制造风险，imec携手ASML共同建立一套囊括所有重要构件的开发计画，像是光罩技术、乾膜或湿膜光阻剂材料、测量技术，以及光学特性分析。

与此同时，也要在电晶体架构方面创新。目前几??所有晶片大厂都采用鳍式场效电晶体（FinFET）的设计。然而，迈向3奈米世代以後，FinFET受到量子干扰，造成晶片难以正常运作。

图二 : 半导体制造潜在的发展路线图。

新一代架构是环绕闸极（GAA）或是由奈米片堆叠而成的奈米片电晶体，未来将能提升晶片性能，并改善短通道效应（short channel effect）。该架构将对2奈米以後的制程至关重要。三星、英特尔与台积电等全球晶片大厂皆已宣布将於3奈米与／或2奈米制程导入GAA架构。叉型片电晶体架构则出自imec设计，密度比奈米片电晶体还高，把GAA架构的概念延伸到1奈米世代。该架构在P型通道与N型通道之间导入一层阻障层，藉此缩短通道之间的距离。预计能将标准单元尺寸微缩20%。

更先进的微缩架构则是让N型通道与P型通道相互堆叠，称之为互补式场效电晶体（CFET），作为继GAA架构之後的新一代垂直结构。电晶体密度因此大幅提升，但付出的代价是制程复杂度增加，尤其是针对源极与汲极的接点设计。

未来，CFET架构将纳入新型的单层超薄二维材料，厚度达到原子等级，例如二硫化钨（WS2）或是??（Mo）。这项晶片微缩计画搭配光刻技术开发，将能迎向埃米世代。

2奈米以下的电晶体面临两大系统级的技术挑战。记忆体频宽没办法跟进处理器效能升级。记忆体资料与指令的传输速度是处理器运算速度的上限。为了推倒这堵「记忆体墙」，记忆体势必要更靠近处理器。3D系统单晶片（3D SOC）整合就是备受瞩目的解决方案，远超过目前热门的小晶片方案。

利用这套异质整合方案，晶片系统被分割成多个不同的晶片，这些晶片同时进行设计，并彼此垂直互连。如此一来，就能把静态随机存取记忆体（SRAM）堆叠在逻辑元件上方，作为一级快取记忆体（level-1 cache），加快记忆体与处理器之间的传输速度。为了实现非模组的超高频宽效能，目前正在研发整合於光子中介层的光通讯导线（optical interconnet）。

就系统层面而言，晶片供电与散热的技术难度逐渐增加。不过有个全新的解决方案即将出现。目前供电系统是从晶圆正面向下传输至电晶体，经过超过十层金属层。imec正在开发从晶圆背面传输电力的技术，未来会把电源轨埋入晶圆，并选用更多元且电阻更小的材料来制成奈米矽穿孔，将这些导线连接到晶背。藉此，供电网路就会与讯号网路分离，进而提升电力传输系统的整体效能，减缓布线壅塞问题，最终降低标准单元的高度。

最後一点，半导体的制造成本十分高昂。不仅用水用电量大，还会产生有害废弃物。无论如何，整体供应链必须致力解决这个问题，而且需要从生态系统的角度出发。imec在去年发起了「永续半导体技术与系统（Sustainable Semiconductor Technologies and Systems）」研究计画，整合了半导体产业价值链，从亚马逊、苹果和微软等系统整合商，到ASM、艾司摩尔（ASML）、日本KURITA、日本SCREEN与东京电子（Tokyo Electron）等半导体设备商。最终目标是减少半导体业的总体碳足迹。这项计画除了评估新兴技术对环境的影响，也指出关键问题，并在技术开发的早期阶段，定义更为环保的制程方案。在导入新一代技术与开发新制程前，就能先获取充份资讯再订定决策。

图三 : 半导体的制造成本十分高昂。不仅用水用电量大，还会产生有害废弃物，整体供应链必须致力解决这个问题，而且需要从生态系统的角度出发。

典范转移

长远来看，冯纽曼架构需要彻底改革。冯纽曼将电脑视为一个由输入设备、中央处理单元与输出设备组成的系统。但我们未来势必要针对特定领域及应用来开发新一代架构，进行堪比人脑运作的大量平行运算。这代表着处理器对整体效能的影响会变小，重心会改放在满足特定运算需求的客制化电路设计。

除了先前提到的五项技术挑战，改革晶片架构将会开启半导体业的历史新章。我们需要横跨半导体生态系，共同创新与合作，汇集晶圆代工厂、整合元件厂（IDM）、无晶圆厂、轻晶圆厂（fab lite）、设备与材料供应商。这不仅是为了延续摩尔定律，也因为半导体是高性能深度科技（deep technology）应用的关键，这些技术能解决当代的主要挑战，包含气候变迁、永续交通、空气污染与粮食短缺。其效益远大於成本。

（比利时微电子研究中心（imec）是在奈米电子与数位科技领域中领先世界的研究与创新中心imec的研究技术包括先进半导体和系统微缩技术、矽光子、人工智慧、超5G通信和传感技术，并延伸其他领域的应用，如健康与生命科学、交通运输、工业4.0、农粮产业、智慧城市、永续能源、教育等应用领域；编译／吴雅婷）