SoC技术的发展虽然有效降低了电子产品的成本,但却也增加了SoC晶片的设计、制造和测试难度。面对越来越复杂的SoC晶片,测试工程师除了必须达到全面完备测试的要求之外,又得不断尝试降低测试成本的方法,因此降低测试成本也目前产业最为关注的焦点之一。
采用低成本的ATE方案,可以明显降低晶片测试成本,但是SoC晶片中整合度高、越来越复杂,对ATE的测试通道数、测试向量深度、测试频率、同测、并发测试能力等,都出现了更高的要求,低成本的ATE方案很难同时满足这些要求。仅靠一昧地降低测试设备成本,并不是一个很好的解决方案,需要寻求新的降低SoC测试成本的方法。
![图1 : 晶片的测试时间是影响晶片测试成本的重要因素之一。](/art/2015/10/211051069660/p1S.JPG)
图1 : 晶片的测试时间是影响晶片测试成本的重要因素之一。 |
|
SoC测试挑战
晶片的测试时间,是由晶片测试程式的执行时间,加上与其配套的设备执行时间所组成。晶片的测试时间是影响晶片测试成本的重要因素之一,对于产业化测试,除了尽可能减少设备执行时间外,还要同时考量被测晶片的特点和测试系统的运作方式,并对晶片的测试程式进行优化,加快程式的运行速度,以达到节省晶片测试时间、降低测试成本的目的。
由于在同一个晶片中整合了不同的功能模组,使得SoC晶片的测试过程也变得极为复杂。要实现全面性的完整测试,需要的测试项目更为繁复。因此,晶片测试时间,也将由晶片测试程式的复杂程度决定,前期测试方案的设计变得很重要,晶片测试程式调试完毕后,投放生产测试之前,透过测试程序的最佳化,可以节省晶片的测试时间。
由于在同一个晶片中整合了不同的功能模组,
使得SoC晶片的测试过程也变得极为复杂。
要实现全面性的完整测试,需要的测试项目更为繁复。
对同一晶片的测试,测试机台一般都是按造流程逐项进行,这样的流程便是测试流程。一般来说,测试流程会综合考虑各种因素,来对流程中的测试项目进行较为合理的测试排序。在测试流程中,通常会将连线测试排在首项,连线性测试是用于确保测试设备的介面与晶片的连接是正常的。而直流参数测试则通常会安排在前段测试流程中,因为漏电流和功耗等直流参数,也是晶片制程良善与否的重要指标。
多模SoC晶片的测试,通常会采用分别测试的方式,先测试数位电路,再测试类比电路。这是因为数位电路的测试原理相对简单,所需的测试资源要求较低,测试时间也相对较短。至于类比电路的测试过程,由于需要采用比较复杂的测试方法和测试设备,相对测试时间也较长。在测试过程中,可以透过收集处理失效资料的方式,将失效机率较大的测试项目排在前面,来减少接下来过程中,失效晶片的测试时间,如此也可有效降低测试成本。
智慧化测试方案
特别是针对物联网的崛起,再物联网时代,要选择测试设备的平台时,成本与上市时间都是关键要素。功能固定的大型测试机台,可以满足某些公司的标准,例如必须测试记忆体和微控制器的厂商。不过随着厂商必须持续创新,改良自家的装置功能,他们也会需要更具智慧效能的ATE平台,并依据创新需求来进行有效扩充。
美国联邦航空总署近期决定,可让乘客使用行动电子装置,只要设定为航空模式即可。这关键就在于软体层面,而非硬体。以前,使用者必须购买新的装置,才能享有全新的功能。但现在的智慧手机、电视、电脑、甚至汽车等,都能够运用可重设的韧体技术,在上市之前,进一步扩充或加强硬体装置的功能。
随着市场变化,且装置复杂度越来越高,工程师也被迫接受这些变化,准备好面对无法预期的一切。这些智慧装置可透过软体升级,来加强情境智慧效能,测试设备也应该能够办得到。例如透过软体来定义测试设备,相关厂商即可投资能满足目前测试需求、也可因应未来变化的平台,同时尽可能减少资本投资。模组化硬体当然扮演十分吃重的角色,不过软体平台才是平台式、智慧型ATE方案的关键。
结语
由于物联网相关方案不断在更新,测试工程师都必须确保这些布置于物联网的新装置可提供安全、稳定、具成本效益的运作效能。也有越来越多的企业,把更具智慧效能的平台式方案应用于测试设备,以便克服这些难题。随著成本与上市时间持续缩减,创新公司需要更好的SoC测试方案,来满足每一个不同环节的测试需求。
爱德万:扩充性架构解决物联网测试四大挑战
爱德万(ADVANTEST)的V93000测试机台,目前已经受到许多物联网产业相关的客户,应用于作为物联网各种元件的测试平台。最主要的原因,就在于V93000 PS1600机台提供了Universal Pin的功能,因此在单一的板卡上,可以提供数位、类比、power、或基础RF的测试能力。换句话说,一张卡片就可以满足各种不同的测试需求。
爱德万台湾总经理吴庆桓指出,V93000测试机台的优点,可以从四个方向来观察。第一,由于物联网的元件整合度提高,因此测试设备的能力就必须要多元。然而。传统的解决方案不但缓不济急,投资成本也过于高昂。而Universal Pin的架构,正好可以用来满足这些物联网厂商对于多元测试的需求。因为以功能性来看,物联网的设备并不需要像是行动装置,使用到过于高阶的测试机台,物联网的元件功能性并没有如此复杂,但却必须确定机组的基本功能都能够正常运作。而这些功能,Universal Pin的架构都可以做得到。
第二,物联网解决方案的低功耗特性是不可或缺的。物联网的所有元件,都必须要能够确定拥有低功耗的能力才行。也因此,在机台方面,也必须要能够提供十分精确的量测条件,来确定这个设备能够正常地运作。
而在PS1600的板卡上,针对电压的部分,目前可以量测到最小的1mV,而在电流的部分,最小可以量测到10 nA,这对于目前物联网的测试来说,已经是非常不错的规格。
第三,物联网产品本身的价格一定要够低。然而这也使得相关厂商的测试成本随之被压低。在测试成本压低的情况下,要同时去注意高整合度,以及维持一定的品质,很多的测试设备并没办法同时对这些条件进行妥协。也因此,唯一能做到的,就是提高单位时间的产出。
V93000机台的好处,就是其可扩充性。也就是可以随着产品的特性,来组合所需要的模组,或者扩增性能,例如从比较小的测试机台,换成比较大的测试头。这样一来,就可以放更多的模组,也就可以达到更多的同测数。
只是,当同测数提高了,错误产生的机率也会相对提高。当同测数拉高的时候,也必须保证要能维持一样的同测效率。目前爱德万与客户的合作之中,大致上都能维持在97-98%这样的高效率。而这也是V93000这个机台之所以为什么能在如此多客户与这么多市场竞争的情况下,依然能够受到青睐的主要原因。
第四,不可避免的,物联网许多状况都是不可预知的。因此如何选择一个正确的机台,能够有比较长远的使用,以及保有其扩充性,这是未来在物联网的测试机台选择上,一个很大的重点。
![图3 : 爱德万测试V93000平台(source:advantest.com)](/art/2015/10/211051069660/p3S.JPG)
图3 : 爱德万测试V93000平台(source:advantest.com) |
|
吴庆桓说,V93000从刚上市起,就一直沿用相同的扩充性架构,让客户能够依据他的需求,来选用机台的模组。也可以针对不同设备的大小,来选择不同的测试头。所以这是整个面对未来不确定性与变动性很大的情况之下,V93000仍保有很好的快速上市、以及大量生产等优势。 V93000在物联网测试上,也正是目前最主力的机种,未来爱德万也将会持续推动这个机台,让客户有更多的能量,来因应市场的变化。