突破记忆体密度瓶颈 CEA-Leti推出22奈米3D FeRAM

法国半导体研究机构CEA-Let日前於檀香山举行的VLSI会议上，发表在22奈米制程节点上，利用创新的3D电容器架构展示了铁电随机存取记忆体（FeRAM）。解决了长期限制FeRAM密度的瓶颈，使其能与挥发性记忆体竞争。

研究团队透过垂直整合氧化????（HZO）薄膜制成的铁电电容器，在相同的22奈米制程下，实现了比标准SRAM小2.5倍的记忆体晶胞，其密度堪比更先进的10奈米制程SRAM。更重要的是，与断电後资料即消失的SRAM不同，FeRAM具备非挥发性，能在无电源状态下保留数据，完美结合了非挥发性与高密度两大优点。

论文第一作者Simon Martin表示：「这种基於3D铁电电容器的FeRAM技术，实现了非挥发性记忆体阵列的高速、高密度与低电压运作。对於超低功耗边缘AI、高效能运算、航太与国防系统以及物联网平台等高效能嵌入式应用而言，这项突破是非常强力的候选技术。」

现今的智慧型装置越来越依赖将资料传送到云端进行AI处理，这在时间和能源上都是极大的消耗。如果FeRAM的速度和密度足以直接嵌入到处理器中，装置就能在本地端处理数据。

这项改变的影响不仅限於使用者体验，更关??全球能源转型。运算操作占全球电力消耗的比例正显着增长，且大部分电力仍由化石燃料产生。Martin指出：「这项技术为高节能系统铺平了道路，有助於降低整体功耗，进而减少对化石能源的依赖。」

从平面走向3D垂直架构

过去，FeRAM的制造受限於平面电容器结构，限制了晶胞的微缩与密度。在这些架构中，决定晶胞面积的是电容器而非选择电晶体，因为记忆体运作时流经电容器的电流本质上很低。为了解决这个物理限制，CEA-Leti将架构转向垂直发展，将电容器「向上」建造而非「向外」延伸。

研究团队利用先进的图形化与沉积技术，展示了两种用於22奈米3D铁电电容器（FeCaps）的後段制程整合方案。实验证实，在使用标准逻辑选择器与长宽比约4:1的3D FeCap下，操作电压仅1.3V，且在低至0.047 μm2的1T-1C FeRAM位元晶胞中，阵列功能呈现高斯位元分布。

研究人员更展示了进一步提高密度的可行路径：长宽比达17:1、直径60奈米、间距120奈米的3D FeCaps，成功将电容器面积缩减至仅0.0028 μm2。高长宽比能在不牺牲阵列密度的情况下，最大化每个位元晶胞内铁电电容器的有效表面积，扩大记忆体视窗。

传统的FeRAM元件经常会出现所谓的「唤醒」（Wake-Up）现象，即在初始循环期间电学特性会发生不可预测的转变，降低稳定性与可靠度。而CEA-Leti的高长宽比3D电容器则表现出「无唤醒」的优异特性。透过进动电子绕射（PED）证实，这与HZO薄膜中含有约80%的正交相比例一致。

CEA-Leti下一步计画将这次展示的高长宽比铁电电容器，整合至22奈米FDSOI平台的嵌入式高密度FeRAM阵列中，目标是打造出高效能嵌入式FeRAM的最高标准。

图一 : 整合於22奈米FDSOI节点中的3D HZO FeRAM阵列的STEM截面。该结构位於後段制程金属4层 (M4) 与金属5层 (M5) 之间。