NVIDIA擴展用於容錯量子運算的開源CUDA-Q平台

NVIDIA 擴展 NVIDIA CUDA-Q 開源平台，推出 CUDA-Q Logical 協調層，提供可程式化且可驗證的方法，協助開發適用於容錯量子電腦的實用應用。

圖一 : NVIDIA 擴展用於容錯量子運算的開源 CUDA-Q 平台

搭載邏輯量子位元的容錯量子處理器，是實現實用量子運算的關鍵。這類處理器能克服實體量子位元本身固有的錯誤，使系統得以執行藥物探索、金融建模和材料開發等實際應用所需的更大規模運算。

然而，為這類系統開發應用是一項繁瑣且耗時的協同設計挑戰。演算法、錯誤修正碼、硬體架構或其他量子處理器（QPU）元件的任何變動，都可能大幅改變執行特定應用所需的資源。

透過 CUDA-Q Logical，研究人員現在可以設計並編排容錯量子運算應用所需的眾多元件，並能輕鬆切換不同選項，以找出使用邏輯量子位元時可達到最佳效能的系統配置。

CUDA-Q Logical 已獲多家 QPU 製造商與實驗室採用，包括費米國家加速器實驗室（Fermi National Accelerator Laboratory）、Infleqtion、IQM Quantum Computers、QCDesign、Quantum Motion，以及桑迪亞國家實驗室（Sandia National Laboratories）。

Iceberg Quantum 運用 CUDA-Q Logical 為 Diraq 的量子位元建立其容錯架構模型，結果顯示僅需 15 萬個物理量子位元（physical qubit），即可建立 1,000 個邏輯量子位元，所需數量約比 Diraq 先前估計少 10 倍。CUDA-Q Logical 提供前所未有的方法，可快速評估 Iceberg 架構的各種潛在實作方式，協助大幅降低實現實用容錯量子運算所需的硬體資源。

在早期研究中，費米國家加速器實驗室的研究人員運用 CUDA-Q Logical 驗證先前成果，並針對不同錯誤修正方法與量子硬體，評估物理量子位元、執行時間及其他資源需求。

費米國家加速器實驗室將複雜的容錯系統設計轉化為可重複、可驗證的運算工作流程，將容錯演算法的開發時間從五個月縮短至三週，速度提升 7 倍。