帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
以設計師為中心的除錯解決方案可縮短驗證時間
 

【作者: Neil Hand】   2022年07月28日 星期四

瀏覽人次:【2661】

隨著設計規模變得越來越大,功能越來越多,複雜性也在持續呈爆炸式增加。對於整個設計和驗證團隊而言,無論是在時間、工作量和經費上,運作的成本都呈現指數性增長。



圖一 : 若未能儘早發現問題,就需要花更多精力來尋找並修復問題。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)
圖一 : 若未能儘早發現問題,就需要花更多精力來尋找並修復問題。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)

造成預算超出和計劃延遲的一個重要原因是設計錯誤,而這些錯誤原本是可以在設計過程中修正的,且不需要用到精密複雜的驗證程式,也不必具備深奧難懂的驗證技術知識。但是,如果這些錯誤轉給驗證和整合團隊時,會導致設計流程停頓下來,迫使驗證工程師將有錯誤的區塊送回至設計工程部門。


解決此問題的最佳方式是,在區塊和子區塊設計期間從源頭修正錯誤。要做到這點,設計師必須改變他們看待並處理驗證和除錯的方式,並且需要工具來幫助他們將合理品質的產品儘快地交給驗證團隊,讓驗證工程師能夠調教區塊並予以整合。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
FPGA開啟下一個AI應用創新時代
共同建立大膽的 ASIC 設計路徑
專攻低功耗工業4.0應用 可程式化安全功能添防禦
移動演算法 而非巨量資料
最大限度精減電源設計中輸出電容的數量和尺寸
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BI6611W4STACUKM
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw