邏輯元件製程技術藍圖概覽（上）

隨著晶片製造商持續推動技術世代演進，要維持前段製程（FEOL）電晶體微縮、中段（MOL）與後段製程（BEOL）接點與導線技術一貫的開發時程，也變得充滿挑戰。愛美科CMOS元件技術研究計畫主持人Naoto Horguchi、奈米導線研究計畫主持人Zsolt Tokei彙整各自的領域專長，將於本文一同呈現先進製程技術的發展藍圖。

本文將依照微縮技術的發展途徑，介紹前段製程中的全新元件架構，以及中段與後段製程中的新穎材料與整合方案，也會討論這些開發技術各自的市場現況、技術挑戰與原理。這些多元的微縮技術提供了晶片市場邁向1nm世代一條可能的通路。

邏輯晶片的要素：FEOL、BEOL、MOL
...
...

使用者別	新聞閱讀限制	文章閱讀限制	出版品優惠
一般使用者	10則/每30天	0則/每30天	付費下載
VIP會員	無限制	25則/每30天	付費下載