过去几十年来，数字设计人员一直仰赖逻辑分析仪做为验证系统的主要工具。最近这几年，时钟速率变得愈来愈快，使得设计人员必须要考虑系统每个部份的信号完整性（signal integrity）问题，包括可测试性（testability）在内。若想得到成功的量测结果，逻辑分析仪的测试棒就不能再随意地与系统连接，而是要考虑诸如测试棒的位置、负载、以及与传输线的接近程度等因素。这篇文章将介绍设计人员在探量高速的数字系统时，常会碰到的几个陷阱，也会探讨测试棒的负载模型及测试棒位置的影响，最后还会说明连接测试棒与高速系统最常用的两种方法：测试接脚探量法（stub-probing）以及阻尼电阻探量法（damped-resistor probing）。

逻辑分析仪测试棒的负载模型

任何一种测试棒都希望对系统造成的电性负载愈小愈好，如果测试棒会大幅改变系统效能的话，就无法协助设计人员验证系统了，因为故障的原因很可能完全是因测试棒所引起的，而唯有找出故障的原因，才能进行有效的验证。因此，无论测试棒对系统所造成的影响是可以忽略或是相当严重，设计人员都必须要能预测出来。
...
...