@引言：观察FPGA产业的市场变化， 尽管拥有相当高的灵活度的技术优势，

但从单一到多点节点制程，不难想见，FPGA也必须广泛地满足市场需求。

@QUOTE：

不论是赛灵思或是Altera，竞相投入先进制程的开发，

或许彼此之间互有领先，但能够证明先进制程FPGA强大效能的终端应用，

似乎只剩大型通讯基地台而已。

2013年11月11日，赛灵思（Xilinx）推出业界首款20奈米的KintexR UltraScale? XCKU040 All Programmable FPGA组件，远比竞争对手提早数月上市。随后在同年12月，赛灵思接着推出 20奈米 Kintex UltraScale和VirtexR UltraScale 产品系列，后者产品系列包括Virtex UltraScale VU440。此款组件采用3D IC技术、内建440万个逻辑单元，打破了由赛灵思28奈米制程的 Virtex-7 2000T FPGA组件，所保持的最高容量和最多半导体晶体管数之世界纪录。

赛灵思企业策略与市场营销资深副总Steve Glaser表示，我们已开始经营20奈米制程的业务并推出多款20奈米的UltraScale组件。20奈米UltraScale的推出进一步稳固了原先28奈米 7系列All Programmable组件所创立的市场领导地位。他也指出，目前我们推出了业界首款采用台积电（TSMC）公司 20SoC制程的20奈米组件，且采用业界最先进的芯片架构以及ASIC加强型设计套件与方法。」所有20奈米制程的 Kintex UltraScale和 Virtex UltraScale 产品系列组件都具备ASIC级的效能与功用，与赛灵思7系列中的相对应产品相较，具有更低的功耗和更高的容量（如图1）。

图一 : 相较于Kintex和Virtex 7系列组件，20奈米Kintex和与Virtex UltraScale FPGA具有众多业界的领先规格，（已列出最大数量）。

目前，28奈米的 7系列在可编程逻辑组件的全球市场占有率超过70%。此外，赛灵思也进一步提升UltraScale组件架构，并对VivadoR设计套件进行多项ASIC级的改善。2013年10月，赛灵思推出UltraFast Design Methodology 的最新设计方法。继推出20奈米 UltraScale产品系列后，赛灵思将接着以多节点策略推出16奈米FinFET UltraScale组件（如图2）。

图二 : 赛灵思的领先一代策略，注重多节点产品开发，推出多款各节点FPGA、SoC和3D IC产品线满足客户需求。

赛灵思产品线市场营销经理Kirk Saban也谈到，现今为多制程节点的时代，客户会依其系统需求来决定选用7系列、20奈米的UltraScale或即将推出的UltraScale 16奈米 FinFET系列做为合适的设计组件。如果将20奈米的 Kintex UltraScale组件与Kintex-7组件相比，我们会发现Kintex UltraScale 的逻辑单元数量与DSP功能明显强于Kintex-7。这是因为Kintex的价位和组件密度可满足目前绝大多数需要高讯号处理带宽的应用。如果客户的应用不需较高的密度或更强的DSP功能，那么Kintex-7仍是非常适合的设计组件。

Kirk Saban表示，多节点方案的作法，让市场可以选择最为广泛的All Programmable组件，同时Vivado设计套件和UltraFast方法可实现相当高度的高生产力。这些先进组件都建立在坚实的制造技术基础之上。 我们拥有业界最强大的晶圆代工合作伙伴，在产品交期与可靠度方面都令人信服。台积电公司前CTO，现任顾问胡正明(Chenming Hu)先生是FinFET制程的先驱，在新一代FinFET制程的技术开发给赛灵思留下了非常深刻的印象。

Kintex与Virtex UltraScale晶体管数量

每种芯片制程节点都会为半导体产业带来全新的制造与设计挑战，而20奈米制程也不例外，尤其是在布线延迟、频率误差和可配置逻辑块(Configuration Logic Block；CLB)封装等方面更是如此。然而， Kintex UltraScale和Virtex UltraScale组件可克服这些难题，大幅提高整体效能与利用率。这种错综复杂的节点使赛灵思能够对架构进行多项模块层级的改进，并可与Vivado工具套件实现共同优化，提供最高带宽和最大讯号处理能力。

如果仔细观察DSP方面的技术进展，就会发现UltraScale已经采用更宽输入的乘法器，有助于在每个功能上使用较少的模块并为各种DSP应用提供更高的精准度。而且还在DSP48内部为无线通信客户，在FEC（前向错误修正）、ECC（错误更正码）和CRC（循环冗余校正）等三方面增加了一些新特性。

赛灵思在Block RAM方面加强了数据串联输出，并利用一些全新的创新功能，改善功耗和提升BRAM效能。

赛灵思在20奈米制程的 Kintex和Virtex UltraScale产品系列中提供两种不同的收发器。中/高速度级Kintex UltraScale组件支持16.3Gbps底板运行。即使Kintex UltraScale系列中速度最低的组件也具备出色的12.5Gbps收发器效能，这对无线应用来说尤其重要。同时，赛灵思Virtex UltraScale产品可提供28Gbps背板运作功能以及33Gbps芯片至芯片，以及芯片至光学接口效能的收发器。

在UltraScale中加入一些重要的整合IP硬核模块，如将100Gbps以太网MAC作为IP硬核增加到Virtex和Kintex UltraScale系列组件中。此外，在这两个UltraScale产品系列中新增工作效能高达Gen3x8的150 Gbps Interlaken接口和PCI ExpressR Gen3硬核模块。UltraScale系列均支持DDR4内存，可提供比7系列组件高40%的数据速率，同时使内存接口的总体功耗降低20%。

Kirk Saban指出，在安全方面，赛灵思添加多项特性以提供更强的密钥保护能力，执行更加详细且复杂的认证方案，而Vivado工具套件可支持这些最新的加强功能。他提到，Virtex和Kintex UltraScale组件享有相同的架构效能。但Kintex UltraScale单就其密度而非效能方面而言，属于中阶FPGA。

最后同样重要的一点是，20奈米的 UltraScale建立在赛灵思相当成功的3D IC技术基础之上，而该技术在7系列产品中已率先使用。利用第二代堆栈式硅晶互连（SSI）技术，透过多芯片（multidice）技术提升芯片间的带宽，实现重大的效能提升。Kirk Saban谈到：SSI技术可使多芯片成为一个整体在超大组件中运作，实现单芯片组件设计。而赛灵思利用SSI技术再一次突破自己所保持的最大容量FPGA和最高IC晶体管数量。

创世界记录的容量

20奈米UltraScale产品系列中的明星当属Virtex UltraScale XCVU440。该组件是赛灵思利用3D堆栈式硅晶互连技术，将多个芯片并列堆栈在硅基板上，使每个芯片都连接在一起。

这种方法使赛灵思能够在28制程上提供「大于摩尔定律」的容量，并利用具有1,954,560个逻辑单元的Virtex-7 2000T，实现创新世界纪录的晶体管数量和FPGA逻辑单元容量。赛灵思的Virtex UltraScale XCVU440打破了原先保持的纪录，提供可用于程序设计且具有440万逻辑单元（相当于5000万ASIC门）的20nm组件，内建超过200亿个晶体管，成为至今为止世界上密度最高的IC。

Kirk Saban谈到，我们期望具有该容量等级的组件能成为ASIC、ASSP以及系统仿真和原型设计的理想选择。一些厂商专门开发用于ASIC原型设计的大规模商用基板，但有更多的公司则建构自己的原型设计系统。大部份的公司都在为原型设计找寻最高容量的FPGA。而Virtex-7 2000T组件可以说是在28奈米制程领域的领导者。

Ultrascale可实现CFP4的400G网络

Kirk Saba进一步谈到，20奈米UltraScale产品系列，可为所有用户提供新一代功能并协助开发出新一代Smarter系统（如图3）。20奈米的 Kintex和Virtex产品线的特色尤其适合于网络、数据中心和无线通信领域中的关键应用。

图三 : UltraScale组件为新一代创新Smarter系统的理想选择。

现今，网络领域正经历100G应用的重大发展。Kirk Saba分析，前端系统已开始采用100G技术并快速地成为主流，同时扩展至相关外围市场，使设备可连接到100G网络。与此同时，领先的网络客户已开始着手开发新一代400G和TB级设备。全新的UltraScale组件可支持开发100G解决方案及移转至更先进400G技术的客户。

赛灵思的第一代SSI技术，造就了Virtex-7 H580T组件，可用于创建CFP2光学模块的网络所需之2x100G芯片转发器。而第二代SSI技术，可以用更出色的效能，协助客户推出单FPGA转发器线卡和CFP4光学模块。

Kirk Saba透露，对于希望迁移到CFP4模块并将400G设计放到单个FPGA组件的设计人员来说，选用UltraScale组件的理由如下，UltraScale有许多的32G收发器，可透过新一代芯片至芯片接口（CAUI4）做为连接到CFP4光学组件的接口。同样重要的是能支持400G的带宽，新一代布线和类ASIC的频率功能，可支持400G系统所需的大量数据流量。

此外，Kirk Saba还谈到，Virtex UltraScale也可支持分数锁相回路（PLL)，能减少设计所需的外部电压控制振荡器的数量。他更谈到，在UltraScale中可使用一个VCXO并在内部生成所需的任何其它频率。这样一来可以透过系统整合可降低物料列表成本和功耗，而这仅仅是来自线卡整合所带来的成效，还不包括CFP4光学组件整合，可带来的成本与功耗降低。

UltraScale可实现更低成本和功耗的NIC

随着当前云端运算应用的快速发展，IT部门需要为其数据中心选用更加精密、更低功耗和成本的运算资源。赛灵思Virtex-7 XT组件搭配整合x8 Gen3模块，已成为大部分先进数据中心架构核心网络适配器的核心组件。

对于网络适配器（NIC）而言，PCI Express端的数据吞吐量（出口）必须与以太网络端的数据吞吐量（入口）保持一致。Kirk Saba也谈到，对于100G NIC而言，需要多个PCIeR Gen3整合模块。在上一代产品中，Virtex-7 XT是唯一具有整合x8 Gen3模块并满足这些要求的组件。」

随着UltraScale产品的推出，现可选用更低成本与功耗的Kintex UltraScale FPGA来满足相同的性能要求。Kintex UltraScale具备多个PCI Express Gen3整合模块及一个在7系列中属于软IP核的整合100G以太网络MAC。

Kirk Saba指出，运用NIC于UltraScale Kintex可实现中阶组件应用，而且还能释放逻辑资源，实现额外且微分的封包处理功能。

UltraScale可实现无线通信

在无线通信设备产业，厂商正在同步推出LTE和LTE Advanced设备，同时，也着手开发更具前瞻性的应用。新系统势必将以更加精密的架构问世，以实现多重发送、多重接收和波束成形功能。

Kirk Saba透露，LTE和LTE Advanced系统内的最新一代波束形成设备，普遍采用的架构使用两个Virtex-7 X690T FPGA，客户会这样选择是因为它同时具备充足的DSP和BRAM资源。Saban说，赛灵思现在可透过Kintex UltraScale产品，提供成本更低的单芯片完成相同的工作。

「Kintex Ultrascale系列提供高于中阶组件所需的DSP模块增加了40%。此外，它还包含预加器平方及其它累加器回馈路径，这样就能获得更出色的DSP48的效率、方程序迭合及更高效的运算。这意味着双芯片的UltraScale Virtex级应用，可简化为48信道处理的单颗Kintex KU115应用。」

Kintex UltraScale KU115具有5,520个DSP模块和2,160个BRAM，Kirk Saba对其评价甚高：它是业界最高的讯号处理能力，且比GPU强大。

此外，赛灵思的Vivado设计套件可搭配最佳的高层次综合工具Vivado HLS。实现赛灵思对该工具进行了协同优化，帮助用户有效地实现波束形成和其它需要大量的数学运算应用所需的复杂算法。

（本文作者现为赛灵思Xcell杂志发行人）