3D IC的三种堆栈方式

即使是3 维整合（3D integration），也有人称之为垂直整合（Vertical System Integration; VSI）。或者称之为方块 「Cube」。 图 1是IMEC 的 System in a Cube 概念‎，从图上，我们可以看到在各个电路（看来像是PC 载版）的夹层中间，还可以提供 「侧面」的焊锡隆点（solder bump）。因此，似乎在这个系统的前后左右还可以继续「并接」相关电路。这种概念的确很新颖。如‎图2，为一个水平封装系统与垂直封装系统的结合的实际电路图，右边垂直的电路是用来提供左边电路所需要的电源，因此，其包含了电压调整模块（Voltage Regulator Module; VRM），电感 (inductor)，与电容(capacitor)。输入为一个高压低电流的讯号，输出给左边电路则是低压高电流的讯号。这样看来更像是一种3D 整合。

《图一 IMEC 的System in a cube 观念 (Source:IMEC‎)》

「Cube」的观念，的确出现在很多电路中，Berkeley的无线通信研究中心（Berkeley Wireless Re3search Center; BWRC）就尝试将一个胎压传感器（tire-pressure）以 Cube 观念完成。该系统总共堆栈了5 层的电路，与欧盟的 e-Cube 不一样的是该系统并无配备「能量攫取器」 （energy harvester），取而代之的是内含一个NiMH 电池以提供电力，再由内部的电源管理系统将所需的DC 电源供应给各系统。Intel 早在1994 年，为了大量平行处理（massively parallel processing）也设计了一个EXECUBE的系统‎，只是系统里面的Cube概念，也只是一逻辑概念，因为系统上的处理单元（processor element）还是以数组的方式相互链接。

《图二 水平封装系统与垂直封装系统的结合 （Source: RPI）》

从堆栈这个名词来看，至少可以有下列三种不同的堆栈方式。

晶体管堆栈 （Transistor Stacking)

也就是将晶体管做成非平面（Non-planar)的晶体管。例如：平面式双闸极晶体管 （Planar Double Gate Transistors)，Flexfet，FinFET，Tri-gate transistors （Intel)，Gate-all-around （GAA) FETs...等。

封装层次的堆栈 （Package Stacking）

也就是将不同的封装形式的「封装」，再以另一个封装堆栈起来。例如: SiP （System in Package)，SoP （System on Package，PiP （Package in Package)，SCSP （Stacked Chip Scale Package)，CoC （Chip on Chip)，内藏组件 （Embedded Device )...等。

晶元堆栈/晶元片堆栈 （Die Stacking/Wafer Stacking）

也就是将不同的晶粒或晶圆片针对Die-to-Die或Die-to-Wafer 或Wafer-to-Wafer 用键合（Bonding)的方式接合。这其中，又包含了一种称之为无接触型3D IC （Contactless 3D IC)。

TSV制程 关键名词彻底解析

目前所谓的3D-IC就是以晶元堆栈/晶元片堆栈为主，并结合硅穿孔(Through Silicon Via; TSV) 技术的一种半导体制程技术。首先 TSV 的名词随着时代的演进，各家公司的技术不同，看法不同，所以定义并不太相同，更是相当混乱，可能只是黑道大哥的一些土语 (jargon)。以下是我们整理所看到的TSV制程中的相关不同名词，从这些名词我们可以更加了解3D-IC 的相关面貌。

铜钉贯通硅晶导孔(Copper-nail TSV)

或称之为Copper Plug，此为 IMEC 2008 年的名词。在IMEC 的文件中，IMEC 说明这个在前端制程(FEOL)制作后与后端制程(BEOL)前所挖的洞称之为Copper nail。此制程只要用到单一镶嵌结构 (Damascene)。铜钉的大小约1~5um。称之为铜针，并不是没有他的道理，这是因为挖洞的过程中并没有贯穿，在金属化过程后，看来只是像图钉一样钉住基底。

《图三 IMEC 的Copper Nail 观念》

铜栓（Copper Plug）

此为新加坡IME 2008 年的名词。他们称 Cu Plug 就是TSV，但是，这是因为在说明TSV 与下层的间的接触垫（pad）之间关系，这个TSV 就像要拴住接触垫，称之为On-pad 设计。从制程的观点来看，因为TSV 会被 Barrier Layer 与 Isolation Layer 所包围，就像是一个类似一个可以套绳索的栓，这个名词也挺传神的。

《图四 IME 的铜栓 (Copper Plug) 概念》

晶圆贯穿孔（Through-Wafer Via）

此为Stanford Univ. 的 E. L. Ginzton Laboratory and Center for Integrated Systems 在1999 年与Surface Technology Systems 2005 年 与Delft 大学2006 针对RF MEMS的名词。这个名词舍去Si， 就是在强调 「挖洞」的动作不一定是在 Si 的晶圆片上。如图，是一家公司Skyworks Solutions Inc. 在GaAs 晶圆片上用RIE技术所挖的一个TWV。

晶圆贯穿接线（Through Wafer Interconnect; TWI）

此为 Micron 2006~2008 年名词。这是 Micron OSMIMU技术中 TWI, RDL （Redistribution Layer），与WLE（Wafer Level Encapsulation）其中一环。TWI 的技术又可以分为前晶圆面TWI（frontside TWI）与后晶圆面TWI（backside TWI） (图 10)。看这个名词就知道 TSV 功能着重用于联机（interconnect）。

《图五 Micron 的OSMIMU 技术的 TWI （左）Frontside TWI （右）Backside TWI。》 - BigPic:599x317

贯通中介层智能连接（Smart Connection with Feed-Through Interposer ; SMAFTI）

这是 2006 年，NEC 用此种SMAFTI 技术在图像处理系统所用的逻辑和内存芯片之间，建立起超过1,000个以上的三维互连。这其实是一种晶圆级封装技术，它使用7um厚的聚酰亚胺树酯（Polymide Resin）介电层和15um宽的铜互连，来建构对中介层的布线路径，因而产生间距为50um的纵向互连，能够支持高达100Gbps的传输速率，并且可以降低功耗，高阶手机、视讯游戏或数字电视等应用。

图6为 NEC SMAFTI 技术基本说明。这是一个堆栈内存（上层）与处理器（下层）的系统，从图上可以知道上层的内存会透过外包的树酯与下层的处理器相连，树酯中间会有贯穿的电极导孔，这个电极导孔其组成是镍 （Ni）, 铜 （Cu）与无电解金 （Electroless Au）。上下两层的电路便透过这个电极导孔作电器与机械的相连。最后透过下层的 BGA 锡球与外界相连。此技术显然比传统的 SiP 更简单，因此可以较低的制作费用，更重要的是可以提供更高的内存数据宽度。根据NEC 的说明，这个技术可以堆栈高达8 层的内存。

《图六 NEC 的 SMARFTI 3D IC 联机技术特性》

硅穿洞电极（Si Through-hole electrodes）

此为 Renesas 2008 的名词。这个名词的特点是他强调了「电极」（electrode），也就是穿过Si 的一个电极，这样的概念与我们平常视觉上可看到的表面电极不同，他强调这个电极是穿洞的。图 8是Renesas 所提供的图，当然看来就是TSV。

《图七 Renesas 的 Si Through Hole Electrodes 技术。》

穿洞电极 （Through-hole electrode） ‎

此为 GSA （Global Semiconductor Alliance） 2007 与Renesas 2008 年的名词。 此名词与Resensas 的Si Through-hole electrodes 类似。

硅穿透式电极 （Si through-electrodes）

此为 NEC, Oki, Elpida 2008 年的名词。此名词与Resensas 的Si Through-hole electrodes 类似。

硅穿封装孔（Through Package Via; TPV）

这是Georgia Tech. 2009 的名词。这是因为 Georgai Tech. 成立了一个 「3D 全硅制程模块论坛」（3D All Silicon System Module （3DASSM） Consortium），这个论坛着重在 「封装系统」，因此，挖洞的考虑就不一定是在晶圆片上面。

Through Mold Via （TMV）

这种技术为 Amkor 所针对PoP 技术所发展，不同于 TSV是用来穿透硅基底，这种技术是穿透外模（Mold）。图 10是Amkor 的TMV 技术（2009），这个技术号称可以结合TSV 技术，使得PoP封装的密度可以提升。

《图八 Amkor 的 TMV 技术》

凸块/凹槽 （bump/pool contact）

NEC 在 1991 年的名词，这个凸块/凹槽是ㄧ个上下对称的结构，当上下结合的时候看来也像是内部的一个TSV（图 11）。

《图九 NEC 的 Bump/Pool 观念（1991）（Source: NEC）》

硅对硅联机 （Silicon-Silicon Interconnection; SSI）

此为 IBM 2008 年名词。IBM 的Silicon-Silicon Interconnection这个名词不一定是在说TSV。它包含了 chip-to-chip assembly, chip-to-wafer bonding, wafer-to-wafer bonding with solder, thin-metal, copper-copper, 与 oxide-to-oxide boinding. 这个名词是广泛的3D Integration，也就是说3D Integration 除了要透过TSV 也要有RDL 或者是Interposer 间的绕线， TSV 只是Si 与Si 间的电路连接的一种选择。

硅壕沟 （Si Trench）

此为日本东北大学小柳光正教授（Prof. Mitsumasa Koyanagi）在2000 年设计一个3D 分享内存 （Share Memory） 技术文章的名词。 当时并无TSV 这个名词，因此，他代表着是一个内埋联机（buried interconnect）。当初即已经做到2um 大小，60um 深的技术了。其实它应该说是Si trench 蚀刻。到了 2008 年，TSV 为大家所共享，确认其Si Trench为 形成TSV所需三个技术其中之一: 1） deep-trench etching, 2） dielectric layer formation, 与3） filling with a conductive material。