目前针对降低嵌入式设计产品静态耗电量所采用的技术，大多着重于漏电量的降低，但在面对未来新世代产品的效能需求时，此类技术却无法省下足够的电力。设计人员必须降低足够的动态耗电量，来满足市场各层面的需求。本文将介绍现有的技术如何协助嵌入式方案设计业者降低动态耗电量，包括绝热运算技术（adiabatic computing technology）。绝热I/O驱动器能够节省50％至75％使用在驱动I/O针脚时所需的电力，大幅降低整体耗电量。此类技术亦能节省多芯片模块间晶粒互连所需的电力，最终降低SoC内各个外围组件之间互联机路的耗电量。

可携式应用的专业设计人员必须建置各种可行的省电技术，才能满足市场对于提升产品功能及延长充电间隔的需求。虽然设计人员大多将重心偏重于运用精密的功率管理技术来降低漏电率，但亦须运用各种有效的方法来降低动态功率。在目前市面上出现的许多新技术中，绝热运算能重复使用切换I/O线路时所消耗的电力，节省可观的动态功耗。这是由于绝热是一种可逆的热力学流程，过程中不会增加或消耗热能，也不会改变其中的熵（entropy）。

机板中含有上百甚至上千个I/O针脚，在处理器、内存及其他芯片中的绝热I/O pad能够节省传统终端产品5％至20％的整体耗电量。随着CMOS组件尺寸持续缩小，绝热组件将逐渐转移至MCM技术，最终将迈入SoC技术领域。

静态与动态功率

可携式SoC设计运用ARM系列处理器等核心架构提升单位功率，藉由建置基础的功率管理技术，使产品在电池续电力上限内发挥最高运作效能，以建置这些基础的低功率特性，可运用的技术包括静态功率管理及于互动时将没有运作之电路关闭的功能。SoC并非唯一能够运用睡眠、静止、待机等模式自动关掉屏幕，以降低静态耗电量达成静态电源管理的组件。在某些模式中，可能不需要屏幕，例如将PDA当成MP3随身听使用时，可以关闭屏幕电源，使该部分的电源挪用至其他组件使用。

然而，除了静态电源管理外，设计人员更须致力于降低动态功率，这不仅在支持低耗电量功能上为必要的工作，在消除高功率所产生的热能方面更是不可或缺。但这方面的设计通常会提高装置的管线温度并增加漏电的情况，对管理静态耗电率产生负面的影响。芯片设计人员都了解线路温度若增加摄氏30度，就会增加30％漏电率。

然而，SoC设计人员可透过各种降低功率的设计与技术来减低动态功率，例如撷取周期较短的程序代码与数据建置内建内存，以提高单位milliwatt的运作效能。可调整电压（adaptive voltage scaling）亦提供另一种降低SoC核心动态耗电率的机会。由于CMOS动态耗电率与运作频率及供电电压的平方值成正比，因此AVS能大幅影响供电电压，使处理器能在最低的速度下完成所有的运算作业。此种技术虽已能大幅改善处理器核心的耗电量，但设计人员却仍很难运用开放式回路AVS彻底发挥省电效率。

核心的额定电压及耗电率随着制程技术在尺寸上的不断缩减而持续降低，但是新的耗电量问题却又不断的接踵而来，未来设计人员仍须持续努力才能逐步压低耗电率。因此，包括ARM及相关伙伴与SoC研发业者，已将研究焦点扩展至处理器以外的领域，藉以进一步降低整体耗电率，其中I/O pad即为设计人员进一步研究功率节省的重要领域。

由于业界在I/O pad的省电技术研究时程落后于核心组件，因此嵌入式装置内的I/O组件往往耗用相当大比例的电池电力，详见(图一）。目前的电子装置所使用的芯片内含数达到上百甚至上千个针脚，对电力的耗费相当可观。在处理器、外围数字芯片及显示屏幕等其它组件间传递的频率与数据讯号，占电子系统总耗电量相当高的比例。由于这些组件大部份的电力消耗在终端电阻上，因此降低这方面的耗电量，能够协助未来的掌上型产品有效地降低整体耗电预算。

《图一 嵌入式装置核心、I/O pad耗电量示意图》

设计人员与传输线

传输线理论在当代电子系统设计中占有相当重的份量。传统派认为在实体环境中产生的讯号延迟与反射必须在线路中加入正确的终端机制来修正，一般来说都是加入终端电阻。然而，在详细分析传输线损耗及相关行为后发现，终端电阻还是会耗用大量的电力。

当传统的I/O pad趋动由低至高的传输并连接至另一芯片的PCB线路时，该PCB线路会被视为一个电容负载单元。其分散电容与分散电感会加入总载荷，并产生讯号波传递的效应。另外，趋动芯片与接收芯片本身也链接pad与封装电容。

一般参考书籍中建议可将趋动芯片的输出电阻设定成线路阻抗－－一个典型的串行传输系统。阻抗匹配性相当重要，因为当讯号传至目的地并反射至来源端时，输出向的讯号波电压会增加一倍；阻抗若没有匹配，当电压加倍时就会发出全振幅的讯号波，产生的反射波会对讯号完整性产生极为负面的影响。

为了完成低至高或高至低的传输，系统会先从电池汲取电力，对载荷电容进行充电，之后再透过终端电阻进行放电。当这些电阻发出热量时，每个传输线路就会消耗电力。

事实上，传统的传输线设计可加入适合的组件，来解决讯号反射所衍生的耗电问题。此外，终端电阻无法针对硅组件与PCB制程的改变进行调整，这类制程上的变化会造成线路以及载荷特性的改变。

绝热运算

有鉴于此，业界许多公司开始开发并运用绝热操作数件来解决上述的问题。某厂商即开发一套名为Intelligent Output Driver（IOD）的专利技术，能循环运用数字I/O pad趋动器在切换传输线路所浪费的电力。该组件理论上最多可降低75％的耗电率，而根据实际测试的结果，该组件的测试芯片在I/O环境中能节省50％的耗电量。

该技术能主动仿真出内含来源或序列终端电阻趋动器的电压/电流趋动特性。大量电流在无阻抗（non-resistively）电容负载模式下被送出，构建成I/O区块的一部份，而负载本身的电感使此种环境能维持在中等程度（mid-rail）的电压。储存电容在上升阶段提供充电电力，并在下降级段回收电力，因此能循环使用以往被浪费的电力。

由于该技术能够配合主动切换电路，在无阻抗的模式下透过其芯片内建的储存电容重建传统驱动器的中间步骤电压，除节省向来被浪费的电力外，将材料列表（BOM）中的终端电阻项目省去，还可进一步节省PCB的空间与制造成本，并提高可靠度。

针对传输时耗损的电力所设计的绝热技术通常亦内含一个调适性电路（延迟锁定回路），透过与载荷时间常数一致化的中间电压，控制两个rail电压之间的输出切换，并主动仿真一个匹配后的系列终端电阻，协助开发业者不必在设计好电路后再针对终端电阻进行优化，并可更弹性地配合线路中实际事件的时序。切换事件的回转率（slew rate）受到ramp控制电路所限制，可确保系统达到优化的讯号上升与下降时间，且不会衍生电磁干扰。

提升建置效益

再以IOD技术为例，在自给自足的IP单元中，IOD能取代微处理器、内存、FPGA、ASIC、收发器接口及其他各种类型组件内的传统pad驱动器。由于IOD所提供的省电效益与I/O信号强度成正比，因此当IOD应用在处理器或内存接口以及像素频率驱动器等活跃信号时，就能达到最高的省电效益。

就SoC设计而言，不论运用哪一种处理器核心，通常会结合外部SRAM、DRAM、Flash或ROM等类型的内存来搭配芯片内建的内存。SoC与外部内存之间为数众多的互连接口，皆可运用此技术以节省可观的电力。

频率讯号通常是芯片内最高载荷量与最高频率的讯号，且具有最高的活性系数（activity factor），同时在待机模式下仍能持续运作以降低静态耗电量。因此，频率讯号的耗电量通常高于其他讯号，且占装置总耗电量约40％至50％的比重。由上述可归纳出一个显而易见的结论：循环运用每次主频率与相关讯号传输的功率，就能省下可观的电力。至于数以GHz计的超高频讯号，则可运用Adiabatic Super Buffer（ASB）技术来克服各项挑战，在最低的切换噪声下达到快速切换的目标，并能驱动高载荷的互连讯号。

运用上述技术取代传统的频率缓冲区，可降低50％的耗电量，对整体系统的耗电率有相当大的影响。这方面的技术能重制任何输入频率或工作周期，协助任何具备高活性系数的高载荷讯号，并降低其耗电量。

绝热技术的省电效益

特定装置在整体功率预算显然会随着建置环境的不同而有明显的差异。对于使用电池供电的电子装置而言，整体功率预算的降低幅度大约在5％至20％之间。许多针对PDA设计进行的研究结果皆指出，在应用处理器与内存间的接口套用绝热技术组件，可使整体系统耗电量节省5％左右。在基频处理器与内存之间的接口套用该等技术，亦可让桌上型PC耗电量降低5％。此外，在LCD与频率驱动器讯号之间的接口套用，是开发业者下一个锁定的目标。这种设计能在维持相同系统效能的前提下，降低50％至75％的耗电量以及1％至2％的整体功率预算，详见(图二）。

《图二 IOD绝热技术组件应用在不同建置环境下所节省的功率预算》

转移至SoC

目前市面上的绝热技术组件多半已应用0.6或0.8mm CMOS制程技术，且已成功量产并已将其应用在芯片I/O接口中以节省50％的耗电量。随着尖端CMOS制程迈入100nm以下的领域，绝热技术将能驱动更短的传输线，并降低多重芯片模块及未来SoC互联机路的耗电率，详见(图三）。

《图三 绝热技术将朝向全SoC建置模式的方向发展》

结论

目前市面上常见的省电模式主要都将焦点集中在如何降低漏电率以持续提高省电效益，然而这些技术显然并不足以满足可携式电子装置的市场需求。由此可知，单靠依赖制程技术演进使电压降低所产生的效益，并无法满足实际的需求。

嵌入式开发人员需要以电路为基础的功率管理技术，但此类技术的应用层面将超越无法应用在主动模式中的静态功率管理技术。嵌入式社群已将管理与降低主动功率视为关键，必须彻底解决这方面的问题，才能让所有电子组件满足现代生活型态与商业活动持续升高的需求。

这些衍生自SoC处理器核心的技术已逐渐扩展至芯片内部的外围组件，绝热技术正从处理器、内存、ASIC、FPGA、ASSP及其他组件的I/O针脚，转移成MCM在建置芯片之间的互联机路，以使SoC外围组件间能构建低耗电的互联机路。（作者为Adiabatic Logic技术长）

延 伸 阅 读	AMR 的概念允许在频道状况差的时候能有接近固网的通话质量，而当状况好的时候质量会更好。本文提供读者对于典型以软件为主的产品，如移动电话的语音编译码器，其发展方法的实务概论。相关介绍请见「剖析GSM系统之嵌入式设计」一文。 在嵌入式装置中建置平行处理机制能带来诸多效益，尤其是改进系统效能。尽管仍面临基础挑战，但发挥更高平行效能所具有的潜在利益也使业者对于开发多处理器抱持着极大兴趣。本文除介绍多重处理的关键词汇，并将深入介绍具弹性且通用的平行技术应用模式所具备的低耗电率与可扩充性等多项优势。你可在「嵌入式装置平行处理技术深探」一文中得到进一步的介绍。 学术界已经以 MOSFET 组件为基准，设计出了若干个高能效的绝热逻辑系统。在「实体问题并非CMOS制程升级的主要障碍」一文为你做了相关的评析。

最新消息

在经济不景气的现在，许多人相信信息家电、智能型手机与 PDA 等产品将是挽救台湾 PC 王国的最后一张王牌，而这张王牌的正确名称应该称作『嵌入式系统』 (Embedded System) 。相关介绍请见「嵌入式系统的发展」一文。 为了控制和降低电子产品的功率耗损，因此寻找延长电池寿命的方法也成为业界最首要的任务。最近的趋势和法规均要求电子产品包括 AC adapter 等，必须满足或超出未来特定的“主动”和“无负载”模式要求。因此业界需作出配合，使符合标准设计的性能得以保持甚至提升。你可在「AC adapter电源转换器应用概述」一文中得到进一步的介绍。 消费性电子产品中的数字系统为噪声及电磁波的干扰源，这些噪声来自于电磁波幅射、电缆传导、电波传波及电视传输等。所有电子产品都必须通过测试以符合电磁波干扰规范，本文将探讨以脉波振荡器与交换式电源转换器来控制这些噪声的优点。在「展频式脉波振荡器降低电磁波干扰」一文为你做了相关的评析。