启动电路的杂散讯号问题

低压差稳压器的运作是由启用接脚负责控制。由于外置控制电路的电压（假设为1.0V）可能低于稳压器的电压（假设最低为2V），因此启用电路便成为稳压器必要组成的其中一部份。

以(图一)(a)所示的启用电路为例来说，在正常的运作情况下，一般都会利用电阻值较大的R1电阻来连接Vdd与输入反相器PMOS电晶体的内部电源。假设VDD处于稳定状态，而稳压器启动时，Venable_in＝1V（高于NMOS电晶体的临界点电压），而且N1及P1都会启动。但R1是个限流电阻，这一级输出几乎低至0V，因此Venable_out＝VDD时便启用稳压器。

然而，启用电路输入端的失效讯号将0V的供电电压Vdd(t)慢慢提升之后，P1的暂态源极电压Vs1(t)会因为R1的关系而暂时低于Vdd(t)，而在P1的闸极/源极电压Vgs1升至Vtp（PMOS电晶体的临界点电压）之前，N1及P1都会同时关闭。在这段时间内，这一级的输出仍然处于0V而非Vdd(t)，因此Venable_out＝Vdd(t)且启用稳压器时，将导致Vdd(t) 缓慢上升，让稳压器在不应启动时无故启动。若R1的电阻值更大，后果将更严重。

《图一 (a)旧式启用电路；(b)新一代启用电路》

启动电路的杂散讯号解决方案

本文特别为这个问题提出一个解决方案，图一(b)显示这个方案的电路图。线框内P2至P6等多个PMOS电晶体，以及C1与C2电容器都是原先电路所没有而追加的。

P5连接Vdd与Vc控制点，电容值较小的C1电容器（例如只有5pF）则置于Vc与地线之间。若Vdd(t)开始由0V上升（Venable_in一直处于0值），Vc值同样是0，而且要待Vdd(t)升高超越P5的临界点电压|Vtp|之后，Vc才会上升。在C1的作用下，Vc开始慢慢上升。在这段时间内，受Vc控制的上拉电晶体P2及P3便会启动，并导入暂态电流，确保Venable_out的输出是处于「低态准位」（即失效）。 P2及P3比P5窄小，其用意是要保证在正常运作时线路即使出现暂态，也不会产生杂散讯号。

另一电容值较小（例如只有5pF）的电容器（C2）则经由P4连接在Vdd及Vc之间。采用这个C2电容器便是为了保证杂散讯号不会在上述情况下出现。 P4由Venable_out的逆转状态负责控制，因此只在稳压器正常运作（启用启动）时，C2才会使用。若Vdd突然急升，例如在正常运作时线路出现暂变，C2会强制Vc迅速靠近Vdd，令暂变电流不会流入P2及P3。若没有C2，即使在正常运作下，只要Vdd在瞬间大幅急升，Venable_out便会出现失效讯号（杂散讯号）。Vdd下跌至0V（关闭）之后，P6便会释放Vc的储电。当Vdd＝0V，P5的汲极/本体二极体也可提供充电电流，为Vc充电。

《图二 两款稳压器都在没有负载情况下分别进行测试，图中显示V_in（Vdd）上升时的输出》

《图三 两款稳压器分别在输出端连接了1K-ohm的电阻然后才进行测试，图中显示V_in（Vdd）上升时的输出》

测试结果

在此分别利用内建新旧两种启用电路的3.3V低压差稳压器进行测试，V_in（Vdd）上升之前，启用接脚已连接地线（即已失效，因此稳压器不应有输出电压）。若内建的是旧式启用电路，低压差稳压器的输出为V​​_out(old)；若内建的是新一代启用电路，低压差稳压器的输出则为V_out(new)。

如(图二)显示没有负载的测试结果。 (图三)则显示两款稳压器的输出端（3.3mA负载电流）已连接1K-ohm电阻的测试结果。测试结果清楚显示，在无负载的运作情况下，旧式稳压器的输出端出现1.4V的输出电压，而且这个电压会维持一段较长的时间，但一旦加设了1K-ohm的负载，该电压只能维持约2ms。相较之下，新式启用电路就不会再出现杂散讯号的问题。

---作者为NS美国国家半导体设计工程师---