《照片人物 Altera亚太区高级市场经理陈国裕》

不甘于局限在IC前段设计工具的角色，可编程逻辑元件（PLD/FPGA）业者持续向系统及晶片设计业者喊话，希望能分食到更多的ASIC市场；不仅如此，由于PLD/FPGA的容量不断增大，足以实现更复杂的系统设计，因此该领域业者也打出可编程单晶片系统（SoPC）的招牌，力求站上SoC设计的主流地位。

对于SoPC，PLD/FPGA市场的三大厂商：Xilinx、Altera及Lattice也各有不同的方针。 Xilinx近来相当活跃，新品、新技术发表的动作不断，其VirtexII Pro采取内嵌四颗PowerPC处理器核心的作法，主攻高阶SoPC的市场；Lattice日前则并入Agere的FPGA部门，另推FPSC（Field Programmable System Chip）架构，也就是强调将标准LC（Logic Cell）的嵌入式硬核IP与其他的可编程LE（Logic Element）分开的设计作法。

Altera则是继续主推其Stratix元件，不过该公司指出，新的Stratix元件除了采用1.5V、0.13微米的全铜SRAM制程，大幅缩小三成以上的尺寸外，在功能层次上也有创新的突破。它更进一步强化其「模组化设计」“Block-Based Design"架构，以实现单颗PLD/FPGA上的复杂系统设计任务。

Altera表示，「模组化设计」架构让系统设计团队可以把一个复杂的系统划分为多个独立的模组，由不同专长的设计师分头进行设计。但困难通常发生在各模组整合的验证阶段，往往因各模组最佳化后的时限无法配合，而遭遇前功尽弃的窘况。 Altera对此提出LogicLock时限锁定技术，以让整体系统的时限完整性得到保证，只要通过了整体模组的时限最佳化这一关，设计团队就能对顶层设计进行编译和验证。

在容量的描述上，Altera也与Lattace的看法一致，认为目前PLD/FPGA元件中已有各式的标准IP硬核，若以闸数描述已无法反应真实的逻辑性容量，因此也采LE的逻辑单元来计算。 Altera指出，新的Stratix容量从10,570 LE到114,140 LE，比过去版本提升许多；其他的功能特色则包括：提供28个DSP模组，并支援多种差分I/O电子标准（如LVDS、HyperTransport等） ，及高速通讯介面（如Rapid I/O等），另外，为了延长产品寿命，Stratix也具备了晶片内端与远端系统升级功能。

过去由于PLD/FPGA的单价较ASIC为高，加上设计流程上的不熟悉，因此PLD/FPGA的用户集中在对价格敏感度较低的通讯系统市场，但Altera表示，随着愈来愈多便利的工具及功能推出，加上可编程的设计弹性，未来PLD/FPGA应该会更广泛应用在资讯与消费性的产品市场。

相较于Xilinx，Altera的市场动作显得较为保守；打开产品线布局，似乎也较为单纯。但在业者的口碑中，却各有拥护者，而一般认为Altera采取的是专注路线，对于看好的产业及产品会有强势的推动，但对于其他市场就较为被动，而这或许是该公司近年来市占率饱受威胁的原因之吧。