过去数年来，DC-DC电源供应整合芯片的陆续推出带来越来越高的效能，这些芯片将电源供应的设计工作取代，减轻了系统设计工程师的负担。但是这样的简化过程却也带来了相关知识的断层，交换式电源转换器就是一个必须要注意的好例子。在下列的文章中，我们将讨论在设计无隔离DC-DC转换器时避免问题发生的电路板布线考虑。
电路布线优化的第一要务，是转换器本身的隔离。DC-DC转换器为电磁场的一个主要来源，它们的EMI频谱通常会由切换频率延伸到超过100MHz左右。为了将电容性偶合以及回路磁场偶合的影响降到最低，我们应该尽量让转换器远离其他的电路，特别是低电压位准的模拟信号线路。
转换器的隔离，事实上并不简单。某些电路板会由转换器的一端接收输入电压，而从另外一端发出输出电压；例如VME或电信用电路插卡等都包含了相当复杂的回路，其中电流还高达20A。通常我们透过同一个连接器来取得输入电压，同时经由它传送数个输出电压到底板上；因此我们需要将转换器尽量地靠近连接器，以降低阻抗损失。但是在这块区域通常会布满接口驱动器、底板总线以及其他线路等等，因此会有带来噪声偶合的危险。在某些情况下，我们可以加入独立的电源连接器，但是这个做法通常却需要占用额外的电路板面积与成本。
铜导线上的阻抗是限制最高的因素，以一段固定长度及厚度的传导路径来说，阻抗值为：
其中l为以公尺为单位的导线长度，S则为整个导线的区域面积；而铜的阻抗参数p在20℃时为1.7x10-8/m，70℃时为2.1x10-8/m。举例来说，20℃环境下0.5宽、35(m厚铜导线的阻抗为1练/cm，这个数字看起来似乎可以忽略；但是如果您是在两个连接器以及一个底板之间传送2.5V 10A的信号时，我们就必须要特别注意了。
在某些电路板上，传导路径铜线的厚度包含了一个锡铅层，这个锡铅层会把等效电阻加倍：
在精确度与传导路径损失之间抉择的话，我们就会想把转换器尽量地远离连接器。然后藉由在接近连接器的地方，做远程Vout测量来限制阻抗耗损的影响，不过得注意电容性偶合的问题。为了要将较大的电流限制在特定的区域，我们将所有的电源线穿过连接器一端的连接点。
MOSFET驱动器
当切换频率越来越高，切换时间就会越来越短。以500kHz转换器而言，大约为10nS。在这个频率下，就算是最短的传导路径也会形成大的阻抗。我们必须记住，闸极电流的尖峰值在一瞬间可能达到数安培，因此要合适地安排MOSFET驱动信号的电路板传导路径，就必须先分析转换器的构成方块图。
我们就以笔记本电脑用的同步降压式控制器为例(图一)，在这里MOSFET的驱动来源是透过储存电容(C6与C7)经过数奥姆的驱动器输出接到闸极。请注意高电压端的n信道MOSFET Q1的闸极驱动在未定态，此时n信道驱动器就等于一个充电帮浦。
(图二)A与B中标示出启动时的电流流经路径，这时任何串连的电感都会造成重大的影响。在最好的情况下，尖波脉冲虽然较高，但却只是加大了切换的损失；但是在最糟的情况下，这两个MOSFET可能会因同时开启而造成的互导通现象而损害。因此，最佳的布线安排是在底下组件之间采用最短且最宽的路径。
仔细检查C6，我们会发现它提供了Q1与Q2的驱动来源，不过方法却不相同。在Q1，它形成滤波电容，而对Q2则是储存电容。由于我们无法同时把C6放到接近高电压端以及低电压端的驱动器处，因此我们将它尽可能地靠近Vdd与PGND，也就是尖波脉冲的路径；同时靠近C7，约等于平均电流。请注意PGND,DL与Vdd的接脚故意安排在一起，因此Q2与Q6的安排是要把PGND,C6(-)与Q2(S)之间的接地传导路径缩到最短，再把这个接地传导路径透过单一接点连接到靠近PGND接脚的接地区域。为了避免共模阻抗偶合，LX必须要连接到Q1，而PGND/C6(-)则连接到Q2的源极。(图三)A与(图三)B则标示了关闭过程的电流流动路径。
贯孔(via)的数目应该要尽可能地限制。事实上，在di/dt值较高的情况下，因为贯孔所造成的数十毫亨利感抗也会造成相当的影响。因此我们应该将所有的功率组件放置在零件层，甚至是SMD包装组件，如果别无选择的话，那么最好以平行的方式排列多个贯孔。
我们必须记住，控制器在应用上通常会使用比实际需求还高的规格，例如使用10A的控制器来产生3A的电流输出。由于成本的考虑，我们通常会选择最小可用的MOSFET晶体管；因此芯片上的驱动器规格还是过高，因此能够提供比所需还高的闸极驱动能力。
由于前面的讨论最主要的目的是避免降低MOSFET闸极驱动的速度，因此在上面串连一个较小的10~100蔽犒q阻就显得相当矛盾。规格较佳且快速的驱动信号，却会带来更高的切换噪声以及RF干扰。但另一方面，较慢的信号则会在MOSFET与二极管上产生较大的切换损失。一个两全其美的办法是透过将信号的斜率减缓来降低EMI，但同时还维持可接受的效率。(图四)B中闸极驱动组件能够让我们分别控制上升与下降时间。幸运的是，较大的驱动器可以让我们在最后进行优化的处理。
| 《图六 将PGND、功率电流接地以及系统接地分开》 |
|
功率线路的传导路径布线安排
(图四)A与(图四)B为许多功率转换器应用两个常见的高电流回路。为了应付切换动作带来的干扰，这些回路支持高di/dt以及dv/dt。找出这些回路，可以帮助降低它们造成的影响；请注意di/dt在转换器内的切换点较高，在转换器之外则较低。事实上，输入电容之前与输出电容之后的电流会达到相当高的水平，不过却维持稳定；如果转换器设计得宜，它们的交流成份就会相当地低。
首先必须要将寄生电感降到最低，在这里我们以升压式转换器为例子，不过相同的原理也可以应用到降压式转换的应用上，(图五)标示了造成大部份问题的寄生电感。我们不详细研究切换周期中的十个状态，只考虑在电感电流因MOSFET短路之后的MOSFET关闭状态。在这里，二极管的反相电容会透过回路2快速充电，而二极管阳极端的电压Va(平常为Vout-Vd)会降到接近0V；而串连电感(LfT+LfD+LfC)则会延长放电时间，因此造成MOSFET更大的切换损失，同时这些电感也会产生噪声。
尖峰电流则由以电流源模式运作的晶体管所限制，Vds还是为数伏特。对一个2A的MOSFET来说，这个电流源可能达到10A，并在数十ns的极短时间内发生。请记住，透过电感来改变电流会产生一个与电流变化成正比的电压：
这个转换动作相当容易产生尖波脉冲。再一次提醒，我们透过将传导路径长度缩到最短，并且在MOSFET、二极管与Cout的周围使用宽短的布线方式，把寄生电感降到最低，现在大家应该可以了解透过控制闸极驱动信号的斜率能够降低噪声。为了限制电阻式压降与贯孔的数目，功率级SMD组件应该被放在电路板的零件侧，而电源传导路径布线则在零件层。如果可能的话，功率系统的接地端也应该在同一层。这样的安排还有另外一个好处，那就是对接地区域的干扰会降得更低。如果想要消除幅射磁场，我们可以将功率电流回路的区域缩到最小。
在必须要将高功率路径绕经非零件层的场合，我们应该选用远离电感或滤波电容的路径。例如降压式转换器的Cout或升压式转换器的Cin，因为流经这个路径的电流几乎稳定不变，因此不会产生噪声，只会造成电阻效应的压降。如果您将这个路径安排在零件层正下方的一层，那么寄生电感效应会更低；为了避免共模阻抗的偶合，我们应该要将PGND、功率电流接地以及系统接地分开，请见(图六)。
电容与其他组件
在DC-DC转换电路中，我们必须要特别注意电容两端的走线路径，电容值高且ESR值低的电容通常相当昂贵，但不良的布线方式则可能会抵消它们的效能。不过另一方面，良好的布线则可能会将输出噪声由150mV降低到50mV。而涟波噪声的大小通常与电感值、电容的ESR以及切换频率等相关；但是HF噪声(尖波脉冲)则由寄生元素与切换的动作所决定，依切换频率不同，我们可能会面临由1MHz到10MHz的尖波噪声。
在布线安排不良的情况下，请见(图七)A，导线路径长度造成的寄生电感会造成问题。其中L1造成噪声的增加，而L2则会限制HF电容CoHF的衰减。(图七)B的修正线路则是将输入路径(In)导入电容的一端，而输出路径(Out)到另一端。现在解决了大型组件的安置与布线问题后，我们将注意力放到电感器上。一个被讨论但不想使用的偶合允许功率回路中的电流连接控制器的电源(Vcc)，请见(图八)A，经Lp1切换所带来的高di/dt值会造成Vcc过高，可能达到数百mV，如：
相關时事单元
相關产业类别
相關关键字
相關产品类别
相關网站单元