以往，研发设计业者若要在电信系统、数据通讯、运算系统的背板上提高频宽效能，可以借着加宽汇流排，或是增加讯号的时脉。现在，二十英吋以上的背板线?（backplane trace）资料传输率已超过622 Mbps，达到1Gbps至10Gbps的范围，要在平行汇流排上稳定的传送资料，已成为一大挑战。一些以往不会发生的特性，例如讯号扭曲（Signal Skew）以及载入，现在都突然产生问题。因此，研发设计业者已经逐渐由平行汇流排，转而采用更先进的序列互连（Serial Interconnect）方式。

然而，即使是序列技术也有其限制，尤其当资料速率超过1Gbps的时候，新问题也油然而生。这些限制包括：讯号路径上阻抗不一致所造成的反射（Reflection）、背板材料所造成的讯号衰减以及串音（Crosstalk）及信号间的相互干扰（Inter-symbol Interference）所增加的杂讯。背板设计人员应该特别注意这些问题，并采取适当的弥补措施，让位元错误率（BER，用以评量背板强固性）低于10-12。这个高难度的工作，在系统传输速度的要求接近40Gbps的时候，显得格外重要。

下列的措施可以减少上述讯号衰减现象的效应:

除此之外，如果要改善多重Gigabit序列连线的讯号完整性，还可选用适当的序列器/解序列器（SerDes）元件，这种元件包含一个发送器、接收器、时脉及资料回复（Clock/Data Recovery；CDR）、SerDes、整合终端电阻、可编程输出摆幅、发送预先加强（Transmit Pre-emphasis）以及接收等化功能。

序列背板之标准

由于开发一套专属的序列背板子系统需要相当大的投资，因此PCI工业电脑制造商组织（PICMG）也因此应运而生。这个组织专门开发开放规格，以建构高效能的电子通讯及工业运算背板架构。

PICMG最近开发了一系列规格（PICMG 3.x），称为进阶电信运算架构（ATCA），专为新一代电信等级的通讯配备所设计。 ATCA采用新的尺寸外型以及交换式交织架构，其中包括双星形、双双星形以及网状拓朴结构。其基本架构PCIMG 3.0于2002年底获得采用。而额外的规格包括：针对乙太网路交织架构所设计的PICMG 3.1、为Infiniband所设计的PICMG 3.2、为StarFabric Interconnect所设计的PICMG 3.3以及为PCI Express架构所设计的PICMG 3.4。

Xilinx之序列背板解决方案

Xilinx在研发上有许多进展，让FPGA能具备序列技术，该公司也开发许多解决方案，例如IP核心、参考设计方案以及相关工具，让客户能简单、快速地发挥序列技术的效益。以下就详细介绍Xilinx所提供的序列背板方案：

Virtex-II Pro以及Virtex-II Pro X

Xilinx的高阶FPGA产品，Virtex-II Pro以及Virtex-II Pro X系列FPGA，采用130奈米、九层铜制程、进阶交换架构、嵌入式处理器以及多重Gigabit SerDes元件。两系列产品都是采用相同的FPGA架构，可提供充裕的逻辑（高达12万5000个逻辑单元）、嵌入式记忆体（高达10Mb block RAM）、时脉管理功能以及DSP资源。

此外，两系列产品都有标准的SelectIO资源，高达1200个可用I/O、840Mbps LVDS，适合应用于多种介面，例如：10Gigabit十六位元介面（XSBI）、序列器/解序列器组成介面层第四层（SerDes Framer Interface Level 4；SFI-4），以及Xilinx控制抗阻技术（Xilinx Controlled Impedance Technology；XCITE）晶片上终端等等。

这两款元件都使用相同的嵌入式IBM PowerPC，可支援300 Mhz+的运算速度。主要的差异在于Virtex-II Pro FPGA内建RocketIO收发器，每个通道可支援高达3.125Gbps的速度，而Virtex-II Pro X FPGA则内建RocketIO X收发器，每个通道可提供高达10.3125Gbps的速度。

Virtex-II Pro系列产品共有十款元件，其中最大的元件可支援高达24个RocketIO收发器，每一款元件可支援622Mbps至3.125Gbps的运作，其聚合传输速率可高达75Gbps。此外还有可编辑传送欲加强以及输出电压等功能，可让RocketIO收发器以3.125Gbps的速度驱动讯号横跨40英吋的FR4材料。

因此，可以用RocketIO元件在其操作范围之内的许多新型高速序列标准，例如1Gigabit乙太网路、10Gigabit乙太网路（XAUI）、PCI Express、序列RapidIO以及Serial ATA。

Virtex-II Pro X FPGA上的RocketIO X收发器，其运作范围为2.488Gbps至10.3125Gbps。两款Virtex-II Pro X元件中较大的一个，可以支援高达20个RocketIO X收发器，其聚合传输速率超过206Gbps。

RocketIO X元件除了具备和RocketIO元件相同的功能之外，还有额外的功能可以改善讯号的完整性，例如接收等化功能。有了10Gbps的能力，可以建构需要10Gbps序列介面的新一代标准介面，例如10GBase-R乙太网路或SXI-5，也可以建构专属10G介面。

Aurora协定

Aurora是高延展性、轻量型的连结层协定，可透过点对点序列连线传送资料，传输速率可高达75Gbps。这个开放式协定可建构于任何的矽元件或技术。 Aurora提供一个可穿透的介面至更上层的专属协定或业界标准协定，例如乙太网路或TCP/IP协定，让研发设计业者在开发新一代通讯系统及运算系统时，能够达到更高的连线效能，又可保障原先的软体基础架构投资。

Xilinx网状技术

Xilinx网状技术（Mesh Technology on Xilinx；MTX）包含硬体与软体参考设计方案，以及一个位元错误率测试（BERT）工具套件，可快速开发全网状（Full-mesh）序列背板系统。

PICMG 3.0 2.5G ATCA开发平台，是PICMG 3.x线卡的参考电路板，可支援速率高达2.5Gbps的连接埠。这款开发平台以Virtex-II Pro元件为中心，并由该元件作为连接全网状背板的介面。

Virtex-II Pro晶片上的RocketIO MGT，可让全网状背板上的所有网状卡都能直接以高速序列连线彼此相连。此外，全网状卡还在电路板上保留一个区域，给插入式的个人模组（Personality Module；PM）所使用，以提高应用系统的弹性。可以使用PM针对特定的应用系统来建构特殊的线卡，并透过内附的标头（Header）轻松连接到全网状卡。此外，PICMG 3.0也规范了卡及架（Shelf）管理功能，这些功能建构于开发平台之中。

网状架构参考设计（MFRD）是一套全功能的IP参考设计，当使用Virtex-II Pro开发网状交换架构介面时，可用这个参考设计作为基础。这个架构参考设计，可用于单一的Virtex-II Pro元件，也可用于多个菊链连接（Daisy-chained）的Virtex-II Pro元件，达到高达256个RocketIO序列通道。 (图一)显示整个网状架构介面的概念，以及菊链连接的模式。

《图一 采用单一或多个菊链状连接的FPGA来建构网状架构参考设计》

由于可以用菊链方式弹性地连接多个不同密度的元件，可以自行选择适当的logic-to-RocketIO比例。举例来说，如果设计之中需要额外的网路处理功能，而ASSP或ASIC无法提供，则可以在设计之中使用较多的电路逻辑。除此之外，还有弹性化的传输排程功能，可支援多达16种优先层级，在输出（Egress）时亦有多种排程演算法。

(图二)的范例系统中，线路卡采用Virtex-II Pro FPGA，并以全网状IP作为背板的介面。

《图二 采用Virtex-II Pro的全网状背板》

GigaBERT是一款IP工具套件，可进行简易而周全的BERT，测试以Virtex-II Pro为基础的全网状架构通道。透过GigaBERT，连接在背板上的每一个网状架构介面FPGA，其上的每个RocketIO收发器，都可以设定为BERT测试器或是远端回路。还可以建立一个模式，对全网状架构中的所有连线，同时进行BERT测试。除此之外，GigaBERT的弹性还可以快速轻松地制作BERT压力测试，以检查特定组态下的讯号完整性。

对传统背板之支援

有些客户在逐渐转移至序列架构的同时，仍然要支援旧有的差动或单端汇流排架构。对于这些客户而言，Xilinx FPGA相当适合。如果要达到最高效能的差动解决方案，可以使用Virtex-II Pro或Virtex-II Pro X FPGA来实现高达840Mbps的LVDS速率。在低成本的LVDS方面，Spartan-3 FPGA可支援高达622Mbps的速率。这些元件提供完整的差动IO解决方案，范围涵盖许多标准，例如LVDS、Extended LVDS、Bus LVDS、Ultra LVDS、LVPECL、LDT以及RSDS。

即使是采用较为老旧的单端传讯标准的旧型设计，Virtex-II Pro、Virtex-II Pro X以及Spartan-3 FPGA之中的Xilinx SelectIO技术，也可以支援LVTTL、LVCMOS、PCI/PCIX、GTL 、HSTL、SSTL传讯标准。总而言之，Virtex-II Pro、Virtex-II Pro X以及Spartan-3 FPGA可提供支援传统背板介面所需的一切要件。

结语

高阶电信通讯、数据通讯及运算平台的研发设计业者，都改用序列I/O技术，来因应新一代系统愈来愈高的效能需求。此外，PICMG之类的团体组织也纷纷现身，为业界制订序列背板标准。

不论是针对专属系统或标准化系统，Virtex-II Pro以及Virtex-II Pro X FPGA内多重Gigabit序列收发器，可提供序列背板开发技术，其中包括全网状架构。 Xilinx针对序列背板有愈来愈丰富的IP核心、参考设计及工具套件，例如Aurora、网状架构IP（Mesh Fabric IP）、PICMG ATCA开发平台、GigaBERT等等，可让设计人员在更短的时间内了解系统，使产品更快上市。 （作者任职于Xilinx网路及电信市场策略解决方案）