此次访谈，比利时微电子研究中心（imec）逻辑晶片技术研发??经理Julien Ryckaert解释，为何开发中的新兴技术需要采取系统导向的设计思维。内容说明系统技术协同优化（STCO）如何辅助设计技术协同优化（DTCO）来面对这些设计需求。

2000年以加入比利时微电子研究中心（imec）的Julien Ryckaert，擅长射频收发器、超低功耗电路技术及类比数位转换器的设计。2013年起，他开始监管imec针对先进CMOS技术节点而开发的设计技术协同优化（DTCO）平台。2018年受任为研究计画主持人，聚焦3奈米以下的微缩技术与CMOS元件的3D微缩扩充方法。目前他担任逻辑晶片技术研发??经理，负责研究运算升级技术。

开发未来晶片技术的最大挑战

Julien Ryckaert表示，整个半导体产业正在经历一大转变。过去十几年来，受到摩尔定律与Dennard缩放定律所启发的尺寸微缩策略显然不再能作为预测未来CMOS技术节点的指标。

这包含多个因素，称之为微缩障壁（scaling walls）。不仅是CMOS元件特徵尺寸的微缩难度攀高，成本高昂，业界在开发复杂的晶片系统时，也面临了功耗与效能方面的严峻挑战。

从技术层面来看，藉由设计技术协同优化（DTCO）的辅助，新型元件架构与微缩技术还能在未来几个CMOS节点上维持某种程度的尺寸微缩。但这些终究会到尽头，或至少无法满足未来应用的系统微缩需求。

就架构层面而言，应对这些微缩障壁的解决办法，就是在系统单晶片（SoC）或小晶片（chiplet）上导入复杂的记忆体阶层、多核与多执行绪处理器，以及专用加速器（xPU）。

我们目前所面对的问题是先前提出的创新方案多半没有经过从系统、架构到技术的优化循环。

目前所面对的问题是先前提出的创新方案多半没有经过从系统、架构到技术的优化循环。未来的最大挑战将是提出适切的技术要件，藉此突破系统微缩的主要瓶颈。同时也要探索一些技术阻碍如何用来实现新兴的运算方法。这就是系统技术协同优化（STCO）架构的目标。

图一 : 比利时微电子研究中心（imec）逻辑晶片技术研发??经理Julien Ryckaert

如何协助应对未来挑战？

Julien Ryckaert指出，比利时微电子研究中心（imec）恰巧处於晶片生态系统的技术端，这也是imec几十年来受到关注并产生差异化的原因。然而，我们需要引领未来的技术动态，所以必须为技术发展蓝图扩展系统微缩方面的挑战。

这个改变基本上代表着必须踏出传统「通用型」技术的开发思维，并采纳根据特定应用需求来开发解决方案的做法，例如人工智慧（AI）、高效能运算、扩增实境（AR）或虚拟实境（VR）。

一套最隹的系统运作也会是在多项技术之间进行微妙优化的结果，例如极端的 CMOS元件微缩、先进3D封装、新兴记忆体元件，甚至是矽光子。到目前为止，这些不同的技术研究项目一直是分开进行，各自采用DTCO进行研究与规划发展蓝图。

为了准备迈向由晶片系统驱动的微缩策略，imec重新组织了核心计画，并把所有DTCO相关的研究活动整合到同一个计画，该计画将在所有的核心技术研究计画中，钻研从技术到电路的优化技术。针对这项DTCO研究计画，已经辅以一项STCO研究计画，藉此将能确保DTCO研究与系统应用空间之间的串联。

Julien Ryckaert表示，该STCO研究计画的目标是以由上而下的设计方法，把未来晶片系统的需求与瓶颈转换为技术开发条件。未来也会探索运用独特创新技术来设计新型元件架构的可能性。

图二 : STCO架构示意图。

STCO目前的进展

至於STCO实际的进展案例，Julien Ryckaert指出，在核心技术研究计画中，imec已经开始分别在不同的研究项目中导入某种程度的系统评估。

晶背供电网路就是一个很好的例子，imec在2022年IEEE国际超大型积体电路技术研讨会（VLSI Symposium）上曾展示过。这是多项3D技术研究与逻辑晶片研究的共同产物，用以开发系统等级的供电解决方案。晶背技术对逻辑晶片的微缩发展有重大影响，同时也需要3D技术能力，例如晶圆承载和矽穿孔制程。

但若想了解晶背供电网路提供系统效能优势的原因及方法，就必须评估其在复杂环境中的表现，并深入研究系统架构。2021年，imec与Arm在《IEEE Spectrum》杂志上报导了晶背供电网路搭配埋入式电源轨所能带给晶片系统的益处。

新兴记忆体则是另个例子，有些甚至预计会取代内建的静态随机存取记忆体（SRAM）。这类记忆体势必会影响逻辑元件的微缩发展，而且只能在系统模拟架构下进行评估。更不消说，这些记忆体可能会进行3D堆叠。

逻辑、记忆体与3D晶片技术不能再「分立研究」了。

Julien Ryckaert强调，一旦着手解决上述实例中的系统级挑战，很快就会明白不论是针对哪种元件，所有的技术解决方案皆紧密相连。有件事越来越明确，那就是逻辑、记忆体与3D晶片技术不能再「分立研究」了，除了必须同时并进，还要以系统级的应用目标作为研究动力。

好消息是并非从无到有，目前手上就有许多研究项目以系统的角度进行分析。现在要做的就是为这些研究项目设立一个共同愿景，并规划一套发展途径。

DTCO与STCO研究项目能以三大系统微缩障壁来说明：记忆体／频宽墙（亦即如何以逻辑晶片所需的传输速度??入资料）、功率／热力墙（亦即如何有效进行供电与散热）以及尺寸微缩墙。

他也认为，imec需要携手合作夥伴来调整这项研究的未来规划，同时确认imec锁定了业界所需的技术挑战。这将需要集结所有夥伴来进行深度探讨，而目前也已展开行动。他确实看到许多人对此感到振奋，虽然大家也都知道这是远大的愿景。但必须选对战场，利用自身的独特技术来解决与未来晶片系统微缩最相关的技术问题。

STCO计画的独特之处

Julien Ryckaert最後表示，真正的STCO研究需要整合多个专业领域，每个领域规模各异，并在不同的抽象化领域从事科学研究。所以真正的挑战是跨领域建立一套合理的抽象层，过程中还不能遗失任何关键资讯。这是实现由上而下与由下而上资料传输的唯一办法，以达到完整的系统最隹化。

为了采取正确行动，不仅要在各领域锁定能符合需求的专业，还需要这些专业彼此的密切互动。imec拥有独特的研发设施，所需的多数专业领域都在同个屋檐下紧密合作。这有助於交换想法、流通资讯，并在分析研究结果与诠释时提供更广阔的批判性视角。

对於推进STCO发展，他也表示感到兴奋不已，因为不论来自哪个领域，都知道改变半导体研究的未来要透过STCO架构来实现。而imec就是启动这项提议的不二之选。

(本文作者Julien Ryckaert为imec逻辑晶片技术研发??经理，负责运算升级研究；编译／吴雅婷）