帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
消費性電子市場需要更多樣化的SoC IP
 

【作者: 誠君】   2004年10月30日 星期六

瀏覽人次:【2975】

消費性電子產品現在正帶動著客製化IC設計技術,因為這類產品需要在硬體上能具有高效率的應用區隔,所以IC設計商必須設法不斷地滿足這樣的需求趨勢。


這種需求包含500萬至1,000萬邏輯閘的系統,其速率超過250 MHz,並與許多種不同的技術標準相容。


至今為止,能滿足這種市場需求的解決方案尚在萌芽當中。結合了數位和混合訊號IP的客製化系統級單晶片(SoC),將取代傳統的閘陣列(gate-array)式ASIC。FPGA雖然是設計原型機的重要元件,但是由於它的電氣特性之限制,無法滿足消費性電子市場對大量製造矽晶的要求。結構化陣列(structured array)也稱作「結構化ASIC」,其特性界於FPGA和客製化SoC之間。它們的重工(nonrecurring engineering)費用低,但是它們具有固定的主切塊(master slice),致使它們缺乏市場的競爭力,除了少量量產以外。


軟(soft)IP平台是一種相當新的客製化SoC技術,它使用標準的、事先驗證過的IP和一個高效率的網路相連結系統,可以縮短開發的時間。硬體和軟體的協同開發環境,允許客戶在一開始就能進行應用軟體的設計,不需再等待第一顆樣產晶片的製造完成。對消費性電子市場而言,能將複雜的晶片迅速地量產出來是很重要的。


已驗證的IP

客製化SoC必須結合已驗證、可重複使用的數位IP。例如:智慧型手機是一台複雜的系統,它可能整合了802.11、Bluetooth、IrDA、GPS和USB;一台超過數百萬像素的數位相機;能提供通訊錄或行事曆的資料庫;支援網際網路的彩色圖形顯示能力。為了滿足這些功能,通常必須在一顆SoC中加入三個處理引擎:一個提供通訊功能;一個支援應用軟體;最後一個是數位訊號處理器,負責處理資料。這種SoC設計包含了20至30個或者更多個數位IP區塊,例如:微處理器核心、多個混合訊號IP區塊。系統驗證、測試和如期完工,都將是大挑戰。


支援多種標準

消費性電子產品必須支援數目眾多的技術標準,即使像手機或DVD錄影機也不例外。以DVD錄影機為例,大約有8個音訊壓縮格式,多種視訊壓縮標準,和「數位版權管理(digital rights management;DRM)」標準。


這些標準大多數是由軟體來實現的,因此,增加了SoC的處理負擔。此外,大多數的資料處理工作都必須即時(real-time)完成,這也使得嵌入式處理器與系統時脈的速率都超過了250 MHz。


混合訊號IP

因為真實世界是類比的(analog),大多數的客製化SoC結合了多個數位類比轉換器(DAC),和類比數位轉換器(ADC)。具有固定主切塊的結構化陣列和FPGA,是無法有效地支援那麼多種狀態變化。即使是一個簡單的ADC,也需要求得極高的最佳化。極高的最佳化代表位元數必須增加,此度量單位也稱作「解析度(resolution)」,一般是在6至16位元之間。而且,SoC設計者還必須克服串音(crosstalk)和雜訊問題。


此外,也必須考慮到元件封裝和主機板特性。少量的試產也是必要的,以避免在量產線上發生錯誤時,必須使用昂貴的測試系統來偵錯。一般都使用回返(loop-back)測試和內建自我測試的交互組合,來偵錯與除錯。


OCP通道模型

所有上述的挑戰可以歸納為:極短的開發週期、硬體與軟體的平行開發、第一次就做好的方法。為了能及早完成一套模擬系統,以提供給軟體開發團隊使用,SoC設計者必須採取可重複使用的策略,來整合各種IP。


軟IP平台的系統化方法,可以在很短的時間內於一個網路或底板(backplane)內,整合許多種不同的IP,這是傳統的設計方法無法匹敵的。設計者必須確定所有IP區塊都具有各自所需的頻寬大小和延遲時間,以符合系統的規格。


目前,國外業者已經開始使用「開放核心通訊協定(Open Core Protocol;OCP)」區塊來開發SoC。OCP是一種共同介面的標準,此介面能結合各種不同的IP,加快SoC的開發速度。「OCP通道模型(channel model)」能讓設計者在系統層級使用SystemC,這是藉由程式庫介面函式(library API)來完成。使用「OCP通道模型」軟體時,還必須配合使用元件能相互連結的網路底板。一般是使用Sonics公司的底板。


「OCP系統層級設計團體(OCP System Level Design Working Group)」是制定「OCP通道模型」的組織,它的成員包含:Nokia、Prosilog SA、Sonics、Synopsys公司。


OCP - IP

「開放核心通訊協定國際夥伴(Open Core Protocol International Partnership;OCP-IP)」的成員有Nokia、Texas Instruments、ST Microelectronics、UMC、Sonics、Axys、Beach Solutions、CoWare、Esterel Technologies、Mentor Graphics、Synopsys、Summit、 TNI-Valiosys、Verisity。


2004年以來,Intel新產品的推出時程一直延後,包括:Prescott中央處理器、Grantsdale晶片組和處理器、筆記型電腦專用的Dothan平台。而2004年初,Intel曾信誓旦旦說,要推出LCOS晶片,以改變大尺寸電視的市場版圖,但這也確定要延緩推出了。


面對新產品遲遲無法上市,Intel現任的執行長Craig Barrett解釋說,可能有三種原因:1.規格制定不清、2.設計人員的能力不足或設計工具不佳、3.這些都是有史以來最複雜的開發案。Prescott、Grantsdale、Dothan這些處理器想必都是非常複雜的SoC,雖然它們不見得都適用於消費性電子產品,但是,就SoC的設計難度而言,Intel的工程師們也必須克服本文所提及的各種挑戰。


OCP區塊和OCP通道模型能順利結合各種不同的IP,加速SoC的開發,應該是SoC設計廠商的最愛。不過,OCP標準未來是否能夠被設計者廣泛採用,似乎決定於它的價格,有支援的IP數量和性能、以及是否容易操作。當然,最重要的是,OCP-IP必須獲得大多數的半導體廠、IP擁有者、EDA廠商的大力支持才會成功。


<作者聯絡方式:su2b08@saturn.seed.net.tw>


相關文章
AI高齡照護技術前瞻 以科技力解決社會難題
3D IC 設計入門:探尋半導體先進封裝的未來
SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
意法半導體的邊緣AI永續發展策略:超越MEMS迎接真正挑戰
CAD/CAM軟體無縫加值協作
comments powered by Disqus
相關討論
  相關新聞
» 施耐德電機響應星展銀行ESG Ready Program 為台灣打造減碳行動包
» 台達推出5G ORAN小型基地台 實現智慧工廠整合AI應用
» 歐洲航太技術展在德國盛大展開,全球吸睛 鐳洋推出衛星通訊整合方案,目標搶佔龐大的歐洲衛星商機
» 經濟部促成3GPP大會來台爭話語權 大廠共商5G/6G技術標準
» 經濟部支持跨國研發有成 台歐雙方分享B5G~6G規劃


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.22.240.165
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw