相較於先前的檢測電路，新電路的占位面積更小，在偏移和無匹配方面，也有更好的穩健性。原型電路採用5um BCDMOS製程，有效面積為0.0625mm2。測量結果顯示：原型電路在檢測3.85V低電壓和過壓時具有650mV的磁滯，在48.45V檢測時具有700mV的磁滯，而在模擬時，在12V電壓下耗電量達18.7uA。

前言

智慧型高側開關已廣泛地應用於許多領域，例如：工業、汽車、家用電器等。一般來說，智慧型高側開關的控制部分具有過流檢測和開路負載檢測等自我診斷功能，以防止因故障而造成的破壞。控制部分所提供的一種主要診斷功能是低電壓和過壓(UVOV)檢測，在電源電壓超出工作電壓範圍時關斷高側開關，從而避免因電源暫時的供電電壓下降或過壓而引起崩潰。在先前的UVOV檢測電路中，通常採用帶有兩種恒定參考電壓信號的兩個比較器來實現UVOV檢測，這兩個比較器可應用在較低和較高電源電壓的限制。但是，由於使用了兩個比較器，也帶來了一些缺點，如矽片面積大、功耗大和複雜性高等。在本文中，快捷半導體提出一種僅使用一個電壓檢測器而非兩個比較器的新穎UVOV檢測電路，能夠輕易地在不同製程之間進行轉移並降低整體的成本。

建議的UVOV檢測電路

建議的UVOV檢測電路由電壓轉換器、電壓箝位器、電壓調節器和電壓檢測器構成，如圖一所示。電壓轉換器將電源電壓VBB轉換至預定的電平Vshift上，電壓箝位器將節點A的最高電壓VA 箝位在預定的箝位電壓Vclamp上。同時，電壓調節器從VBB生成恒定電壓Vreg，電壓檢測器藉由比較VB和Vreg生成關斷高側開關的UVOV信號。請注意，在節點A和節點B之間採用了一個磁滯緩衝器，以便根據UVOV信號的狀態改變UVOV檢測電平，從而實現穩健的作業。

《圖一 所建議的UVOV檢測電路之簡化模型》

圖二所示為VA和Vreg根據VBB而變化的狀況，描述了所建議的UVOV檢測電路之簡單工作原理。可以看出，VA具有來自VBB 的恒定下降電壓，並且被箝位在Vclamp。同時，Vreg在低VBB時保持恒定，而在高VBB時則不斷降低來自VBB的電壓。所以，當VBB 處於工作電壓範圍以內時，如果電壓轉換器的恒定電壓降低於電壓調節器的電壓降，VA始終高於Vreg。另一方面，當VBB 超出工作電壓範圍時，則所建議電路的VA 將低於Vreg。當VBB 從正常工作電平降低到GND，VA會連續降低至GND，而Vreg則降低至電壓調節器的初始電壓Vreg_ON，而雖然VBB進一步下降，但仍會維持在該電平。因此，VA低於Vreg，電壓檢測器在低VBB時觸發UVOV信號。在高VBB時，VA被電壓箝位器限制在Vclamp，而Vreg隨著VBB 的升高而不斷升高，因此，VA低於Vreg，而UVOV信號同樣也被觸發。請注意，藉由改變Vshift 和Vclamp，而非Vreg，可以控制UVOV檢測電平，這是因為通常採用電壓調節器來產生高側開關中其它電路的供電電壓。

《圖二 VA和Vreg與VBB的比較》

圖三所示為所建議的UVOV檢測電路之詳細示意圖。電壓檢測器僅僅使用一個電晶體M1來實現，它的柵極和源極分別與VA和Vreg連接。這樣，當發生低電壓或過壓時，VA低於Vreg，電壓檢測器會觸發UVOV信號。此外，M2與M1並聯，以達到磁滯作用，所以，UVOV檢測閾值將根據UVOV信號的狀態而改變。電壓轉換器單純地被設計成源跟隨器，帶有耗盡型電晶體M4實現的電流源，其恒定電壓降的值則由其工作電流來決定。

電壓箝位器由具有極小電流的電流源和一個串聯齊納二極體D1 … DN陣列所構成，當VA高到足以導通所有齊納二極體時，VA被箝位。同時，電壓調節器以圖2描述的方式工作。在DVR由於VBB不夠高而導通之前，電壓調節器的輸出保持為恒定電壓的電平(M5的|VTH|)，在DVR導通後，則從VBB提供持續的降壓。請注意，圖3描述的所有電流源均由耗盡型電晶體來實現，該電晶體的柵極和源極皆被短接。

《圖三 所建議的UVOV檢測電路之示意圖》

測量結果

智慧型高側開關的原型電路採用5um BCDMOS製程製作，圖四是其顯微照片。所建議的UVOV檢測電路之有效面積為0.0625mm2，當VBB 超出工作電壓範圍時，使用檢測電路的輸出信號關斷高側開關。圖五所示為經測量的高側開關漏極和源極之間電壓差VON隨VBB而變化的狀況。當高側開關導通時，VON接近於零，當由於電壓低於或超過VBB而高側開關關斷時，VON接近於VBB。請注意，由於高側開關具有通常為數十毫歐的有限阻抗，故而VON 不可能為零。

《圖四 晶片照片》

《圖五 測量到的高側開關之VON與 VBB的比較》

可以觀察到，可檢測到低電壓，且在3.85V、650mV磁滯的情況下，高側開關關斷，而在48.45V、700mV磁滯的情況下，檢測到過壓。此外，我們測試了2000個不同樣本，以檢驗所建議電路的穩健性，圖六是其所測量UVOV檢測電平的結論。可以看出，原型電路具有分佈良好的UVOV檢測電平，儘管存在樣本至樣本的變化，低電壓檢測的標準偏差為0.04；而過壓檢測的標準偏差為0.42。建議電路的模擬耗電量在12V時為18.7uA，在24V時為18.8uA，60V時為22.4uA，可以忽略，因為只使用了一個電晶體來當作電壓檢測器。

《圖六 所測量到的UVOV檢測電平》

結論

本文提出了一種僅僅使用一個電晶體來作為電壓檢測器的新穎UVOV檢測電路。模擬結果的評估顯示：原型電路具有3.85V的低電壓檢測電平，650mV的磁滯；具有48.45V的過壓檢測電平，700mV的磁滯；在12V下具有18.7uA的耗電量。