美國國家半導體（NS）推出一系列全新的高效能高速類比/數位轉換器，其主要轉換功能有顯著的提升。ADC14DS105晶片是其中一款14位元、105MSPS的雙通道類比/數位轉換器，全功率頻寬高達1GHz，而且可以支援串列低電壓差動訊號傳輸（LVDS）輸出。而ADC14C105是一款14位元、105MSPS類比/數位轉換器，在240MHz的輸入頻率下作業時，其無雜散訊號動態範圍（SFDR）可達82dBc以上，而訊號雜訊比則達72dBFS。這些參數都在生產過程中經過嚴格測試，加上這款晶片以3.0V供電電壓作業時，其功耗低至320mW，因此在競爭激烈的低功率類比/數位轉換器市場上，是動態效能佳的低功率資料轉換產品。

NS此系列採用先進CMOS製程技術製造的類比/數位轉換器不但功能效能齊備，另一特點是可支援高階架構設計，而且功耗低，是資料轉換系統的理想解決方案。對於廣大的用戶來說，這款類比/數位轉換器有許多優點，例如可加強無線通訊系統的射頻收發能力，而且成本較低。此外，這款晶片還可提高醫療設備的掃描影像清晰度，以及提高測量儀表的測量讀數準確度。

此系列類比/數位轉換器內建高效能的取樣保持放大器，和高精度帶隙電壓參考電路，而且輸入頻寬達1GHz，因此可以支援中頻取樣作業。不同型號的產品有不同的取樣率，可以滿足各種不同應用的要求。除此之外，這系列晶片有單及雙通道兩種模式可供選擇，而輸出方面則有平行CMOS及串列LVDS兩種選擇，讓工程師可靈活畫分系統功能，確保訊號完整，以及更容易將FPGA或ASIC與類比/數位轉換器連接一起。這系列晶片的各型號產品接腳均可相容，確保系統可以輕鬆由12位元升級至14位元，部分晶片更可在攝氏-40至+85 度的工業溫度範圍內作業。單通道的型號都採用32接腳的LLP封裝，大小只有5mm x 5mm，而雙通道的型號則採用60接腳的LLP封裝，大小只有9mm x 9mm。

此系列類比/數位轉換器若以1GHz以上的全功率頻寬作業時，其動態效能及線性表現都優於上同類產品，而功耗也較低。若以300MHz的輸入頻率作業，其無雜散訊號動態範圍可高達80dB，若採用3.0V的供電電壓，其功耗更低至320mW，令無線通訊系統有更強的接收能力，甚至在鄰近通道的強力訊號干擾之下，仍可接收指定頻帶內的微弱訊號，而且即使輸入頻率高達300MHz以上（以低成本傳統時鐘振盪器作為計時時鐘），訊號雜訊比仍然達70dB以上，因此系統設計工程師可以充分利用這個低雜訊的優點，改善行動電話基地台的接收能力。由於這系列晶片具有高頻寬及高取樣率的優點，因此可以支援高中頻取樣。

換言之，系統無需加設向下變頻級，可為系統節省可觀的成本，而且低功耗的優點也使系統更穩定可靠。此外，由於此系列晶片的動態效能佳，因此系統設計工程師可將多條訊號路徑整合一起，將單載波的無線通訊架構升級為多載波架構，讓類比/數位轉換器可以將多個載波訊號轉為數位訊號。最後，此系列晶片的頻寬極高，因此驅動器放大器不會受太多的限制，讓工程師可以簡化訊號路徑的濾波系統。此系列晶片可以確保設有寬頻訊號分析功能的通訊系統接收器及測試設備能夠充分發揮效能。

若類比輸入頻率較低，在80MSPS的取樣率作業，其訊號雜訊比可達75dBFS，而無雜散訊號動態範圍（SFDR）則可達90dB，使有效位元數（ENOB）可達12位元；若取樣率為105MSPS，訊號雜訊比可達74.5dBFS，無雜散訊號動態範圍則可達90dB，使有效位元數可達11.9位元。

在靜態方面的表現，這系列類比/數位轉換器的輸入偏移錯誤只有+/-1mV，增益錯誤只有+/-0.5%FS，而微分非線性（DNL）錯誤只有+/-0.5LSB，而積分非線性（INL）錯誤只有+/-1.5LSB。由於這系列晶片採用先進電路設計，因此功耗可降至最低。實際功耗則取決於取樣頻率，但無論功耗高低，其動態效能不會受到影響。由於時鐘輸出接腳（DRDY；資料可隨時輸出）的上升邊緣位於輸出訊號目視圖的中央位置，因此系統設計工程師可利用時鐘輸出接腳捕捉平行的CMOS輸出資料。此外，Vcom（+1.5V）能夠提供2mA的輸出電流，因此能直接驅動外置放大器或變壓器的共模電壓，對單端訊號轉為差動訊號的通訊系統來說無需另外添加緩衝器。

《圖一a　ADC14C105類比/數位轉換器，以105MSPS取樣率作業時的訊號雜訊比及無雜散訊號動態範圍的變化》

《圖一b　功耗與時鐘頻率之間的函數關係》

這款雙通道類比/數位轉換器可將兩條通道的不同參數互相對準，其準確度優於市場上同類產品。在對準過程中，這款晶片先將所取得的CMOS時鐘輸入傳送到晶片的核心，然後經由一條緩衝通道，再將時鐘輸入傳送到兩條通道的時鐘輸入端，整個過程只需4個CMOS閘極。此外，這款晶片還有內部區段分割功能對準及供電路徑選擇等功能，可將兩條通道的不同參數互相對準，例如通道間的孔徑抖動失配不超過30fs，而通道間的孔徑延遲失配則不超過50ps。這款雙通道類比/數位轉換器的通道間增益錯誤失配不超過+/-0.2%FS，偏移失配不超過+/-1mV，而通道間的串音干擾則達-95dB以上。

LVDS是個電磁干擾極低的介面解決方案，適用於高速的資料轉換器，由於LVDS介面的輸入/輸出速度比CMOS緩衝器高，輻射則更少，而且採用這種介面又可減少線跡數目，因此LVDS已成為高速資料類轉換系統的標準介面。串列LVDS輸出類比/數位轉換器提供單行及雙行兩種不同的資料傳輸模式，這個設計的目的是要降低一半的LVDS資料傳輸率。單行模式適用於25MSPS至65MSPS的範圍，這個範圍內的取樣率相當於350Mbps至910Mbps的資料傳輸率。雙行模式的資料傳輸率剛好是上述傳輸率的一半，因為LVDS輸出接腳的數目增加了一倍，因此，LVDS類比/數位轉換器若採用雙行模式作業，轉換率便可提高到50MSPS至105MSPS的範圍內。

單行模式符合LVDS技術標準規定的時序。訊框時鐘與取樣時鐘都以同一頻率計時，而OUTCLK時鐘的相位偏離訊框時鐘的相位為90度，但訊框時鐘則與串列資料、SD1及SD0對齊。雙行模式的成本基本上較單行模式低，因為訊框時鐘及OUTCLK時鐘的頻率是單行模式的一半。另外，資料傳輸率也降低了一半，因此每一訊框周期內的位元數目保持不變。

《圖二　ADC14DS105 晶片以1.12Gbps速度作業時的目視圖。》

LVDS介面設有偏移模式及各字對齊模式兩種不同的資料捕捉方式，以便解串器更易捕捉資料，用戶則可按照個別應用的需要，選用適合的資料捕捉方式。SD0/SD1這兩條通道採用各自對齊的模式作為預設模式。若採用偏移模式，SD0通道的資料比SD1通道的資料延遲半個字元。資料傳輸率降低一半的最大優點是可簡化電路板及解串器的設計。換言之，加設雙行模式這一選項可以精簡高速資料傳輸系統的設計流程，使設計工作變得更為容易。

為了確保LVDS介面可以支援除錯功能，這款雙通道類比/數位轉換器還設有測試支援功能，可以支援不同的測試模式，其中包括固定測試模式以及用戶自選測試模式。此外，這款雙通道類比/數位轉換器的許多功能都可設定，例如，可以將個別控制接腳連接電源或地線進行設定，也可利用串列周邊設備介面（SPI）設定轉換器的有關功能。

IDCW = 80 MS/s x 14-bit = 1.12Gbps = 1bit/892.9 ps

ADCW = 100 x (1 – Tj/IDCW) = 100 x (1 – 85 ps/892.9 ps) = 90.5%

公式中的IDCW是指理想狀態下的資料捕捉窗口，而ADCW是指實際的資料捕捉窗口。

如(圖二)為典型的目視圖，圖中清楚顯示串列LVDS介面如何傳送資料，以及訊號以80MSPS或1.12Gbps的速度傳送時，所顯示的訊號隨機抖動、確定性抖動以及不同資料的不同抖動。以上抖動所產生的任何影響都必須計算在內，以便取得資料捕捉窗口（data capture window）。圖中所示最新推出的類比/數位轉換器為資料捕捉提供90％的窗口容限。

---作者任職於NS美國國家半導體資料轉換系統產品部---