对于各种数位电子装置来说，提供「心跳」讯号的时脉产生器（Clock Generator）是不可或缺的晶片，而零延迟缓冲元件（Zero Delay Buffer；ZDB）则在整个系统设计中提供信号还原、加强功能，除保证相位一致，还可以除频、倍频，​​及具有电源中止的保护管理功能。 Cypress在此系列产品着墨甚深，其相关产品已被广泛应用在3C及工业等领域。为因应市场对高弹性设计的需求，近来也陆续推出可编程的时脉产生器及ZBD，并搭配一套简化时脉设计流程的Cyber​​Clock时脉工具组。

Cypress台湾区应用工程经理谢明忠

Cypress台湾区应用工程经理谢明忠表示，锁相回路（PLL）技术可以说是时脉控制的技术核心，采用此技术取代晶体振荡器，不但能产生同样的信号品质，而且弹性设计输出时脉，更能节省可观的成本；若再加上记忆体及高阶的制程、封装技术，即可大幅提升时脉产生与控制的设计弹性，而这也是Cypress时脉技术部门一直以来的努力重点。

为能协助系统设计人员透过PC的编程模拟环境即时进行客制化设计，Cypress新一代的时脉产生器（CY27EE16）已具备I2C介面，而且内建充电引擎；为储存时脉组态资料，除内含2Kbit的EEPROM记忆体外，另搭配16Kbit的独立EEPROM记忆体，以提供系统设计人员储存其他系统资讯，也可用来建立多组时脉组态。

在ZBD的部分，谢明忠指出，新款的CY23FP12是一套高效能的200MHz时脉配置元件，预定在今年第三季推出。这是一款具备整套时脉配置产品功能的单晶片方案，不仅整合于Cypress的专利型非挥发型矽氧化氮氧化矽(silicon oxide nitride oxide silicon, SONOS)技术，并可透过制造厂或桌上型平台编译程式直接进行编程。

过去要针对时脉进行设定，设计工程师得具备PLL的技术背景，为简化设定输入与输出时脉的需求，并运算出最佳的组态，Cypress在今年初推出时脉研发工具组- Cyber​​Clocks。此款新软体针对可编程时脉的设定提供一套"黑箱"作业模式，也就是能自动搜寻最佳化的时脉解决方案，并确保PLL系统在任何有效的可编程条件与规格参数下，达到理想的稳定度。谢明忠强调，透过此工具的协助，系统设计人员不需求助熟悉PLL技术的外部人员，也能以现场编程方式在五分钟即可完成设定。

在时脉晶片的技术发展上，避免电磁干扰（EMI）仍是设计上的挑战。谢明忠表示，在采用EEPROM非挥发性记忆体来储存时脉组态后，已可排除系统启动时的干扰问题，但对于其他电子系统幅射出的电磁干扰，Cypress则已提出展频（Spectrum）技术来因应。随着处理器等元件的更小化，需要较低的供电电压，朝向支援1.8V LVDS等低输出电压技术发展，将是时脉晶片下阶段的一大重点。 （采访、摄影＼欧敏铨）