半导体连接解决方案商Astera Labs宣布，其 Leo 记忆体连接平台为资料中心伺服器提供了前所未有的效能，可应对记忆体密集型工作负载。Leo 是业界首款Compute Express Link (CXL) 记忆体控制器，与即将推出的第五代Intel Xeon 可扩展处理器整合时，可将伺服器总记忆体频宽提高50%，同时将延迟降低25 %。

左起)全球业务??总Patrick Henderson;企业发展与业务??总Thad Omura;产品长Casey Morrison;亚太区总经理甘博隆

透过新的硬体基础的 CXL 连接记忆体和 CPU 本机记忆体的交错，Astera Labs 和Intel消除了任何应用程式级软体更改，以透过 CXL 增强伺服器记忆体资源。 现有应用程式可以轻松地“即??即用”，以利用系统中尽可能高的记忆体频宽和容量。

Astera Labs 首席营运长 Sanjay Gajendra 表示：「计算核心和性能的增长历来超过了记忆体内存吞吐量的进步，导致伺服器性能效率随着时间的推移而下降。」 另外表示，「这种性能扩展挑战导致了恶名昭彰的‘内存墙’ 记忆体壁垒，多亏我们与Intel合作，我们的 Leo 内存连接平台通过兑现 PCIe 5.0 和 CXL 内存的承诺，突破了这一障碍。」

由於记忆体内存墙而导致的资料中心基础设施扩展，限制在人工智慧伺服器中最为明显，其中记忆体频宽和容量瓶颈导致处理器使用率低落。Astera Labs 和英特尔提供的 CXL 创新直接解决了这些瓶颈，并为云端、混合云端和企业资料中心奠定了基础，以最大限度地提高加速运算效能。

除了 Leo 的记忆体效能提升之外，Astera Labs 还透过其 Aries PCIe 5.0 / CXL 2.0 智慧重定时器(Smart Retimers)在最先进的Intel伺服器平台上推动互通性测试的领先地位。作为业界部署最广泛且经过验证的 PCIe/CXL 重定时器(Retimers)系列，Aries Retimer具有低延迟 CXL 模式，可与 Leo 相辅相成，形成最强大的 CXL 记忆体连接解决方案。

Intel的资料中心平台工程的??总裁与架构组的总经理Zane Ball 说:「我们为Astera Labs 对 CXL 生态系统的贡献欢呼，并很高兴扩大我们正在进行的合作。 我们相信，包含Astera Labs 等公司创新技术的记忆体连接平台将有助於增强下一代Intel Xeon处理器的效能，并加速大量记忆体密集型工作负载。」