美商柏士半导体（Cypress Semiconductor），2日宣布推出最新版Warp 6.2软件的设计工具与环境，可大幅扩展对Cypress可编程串行接口（Programmable Serial Interface，PSI）的支持。此款独特的通讯系列芯片结合了高速物理层组件（PHY）技术与弹性化的可编程逻辑架构，同时加入Timing Aware功能，将设计速度大幅提高35%，快速地达到优化并可行的设计路径方案（design routing solution）。

Cypress台湾分公司总经理王春山表示，「Warp 6.2版透过完善的设计、研发、合成和仿真环境，扩充对Cypress领先业界的可编程物理层组件（Programmable PHY）的支持能力。Warp将能让设计人员针对InfiniBand、ESCON、光纤通讯、Gigabit以太网络与SMPTE等新一代通讯系统，研发出各种PSI解决方案。」

王春山进一步说明：「透过Warp环境中的新功能-Timing Aware先进的算法，可简化并加速研发组件的作业流程。每种可编程物理层设计方案，都可透过最新Warp版本中的这项全新功能或其他相关强化功能中直接受益。」

Warp 软件是VHDL与Verilog型PLD软件工具，内含超过27,000组安装空间（installed seat）。于1991年推出时，Warp软件即在可编程逻辑设计领域中率先采用HDL方案，其设计工具更能支持使用VHDL IEEE Standard 1076/1164或Verilog IEEE Standard 1364等设计数据（design entries）。Warp软件能在整合环境下搭配所有主要第三方的EDA处理工具，包括Synplicity、Mentor Graphics和Synopsys等。

Cypress的PSI装置是可编程PHY方案，结合了Cypress序列并列转换（Serializer-Deserializer，SERDES）技术的高效能与高弹性、可预测的时序与精密可编程逻辑设备（CPLD）的容易使用性，并整合大区块的通讯内存与相位闭锁回路（PLL），让研发人员能轻易将这些组件建置入各种通讯系统。这些产品与各种物理层传输媒体包括光纤模块、铜导线和电路板线路等规格兼容，可应用在各种通讯背板与线路适配卡，包括InfiniBand、Gigabit以太网络、光纤通讯与SONET等产品市场。

Warp 6.2版软件现已可于Cypress网站取得相关信息，除了Warp 6.2超值版，Cypress也提供另外两种收录其它设计功能的进阶版本。