明導國際(Mentor Graphics)今日（2/26）宣布，意法半導體(STMicroelectronics)已採用TestKompress自動化測試向量產生(ATPG)產品，融入該公司標準的65nm與45nm設計套件中。這個測試流程將為汽車、行動基地台與影像處理等應用軟體實現以掃描為基礎的高品質量產測試。

意法半導體技術研發、核心CAD與設計解決方案的數位測試解決方案經理Roberto Mattiuzzo表示，將明導國際的DFT技術融入ST的65nm和以下的先進奈米設計流程後，協作成果非凡。由於在先進節點中的全新故障機制、測試可用的IC腳數限制以及必須在現場採用更佳的自我測試，新興測試要求的範圍大幅增加了。因此我們非常樂於將明導國際的DFT納入意法半導體所支援的EDA解決方案陣容中。

追求更小的晶片面積會產生全新且難纏的故障機制，僅仰賴靜態故障模型的傳統掃描測試，很容易遺漏某些故障機制。要求最高品質的應用，需則要以這些全新故障機制為目標的額外測試。意法半導體採用各種量產測試，包括有時序概念的實速測試，和具有佈局概念的橋接故障測試，以確保自己的半導體產品品質。而明導的TestKompress壓縮技術容許新增這些額外的測試，同時縮減測試資料量與測試時間。意法半導體也運用明導DFT工具，將系統內測試(in-system testing)納入高可靠性產品中，實現高速的系統完整性檢查與更簡化的現場故障排除。

意法半導體電腦與通訊基礎架構產品事業群的通訊基礎架構事業部設計群協理Angelo Oldani表示，導入明導TestKompress產品的量產測試後，讓65nm設計投產，在測試範圍內我們竟能達成自我設定的嚴苛目標。明導穩固的協作與支援也幫助我們運用LBISTArchitect產品，以新增邏輯內建自我測試(LBIST)讓裝置能夠接受真實應用軟體的測試，以確保在嚴格產品應用狀況下的可靠運作。

TestKompress的超高壓縮功能也可用來建置少腳位(low-pin count)測試策略，讓高品質測試能夠應用到系統級封裝(system in package，SiP)裝置等只有少量腳位可供測試的各式各樣元件上。少腳位測試也可用來實現多晶片平行測試(multi-site testing)，以提高測試產能。

意法半導體家庭娛樂與顯示器事業群影像處理事業部DFT經理Jocelyn Moreau表示，我們運用TestKompress的超高壓縮優勢，滿足影像處理IC上的超少腳位測試需求。我們只用了這些元件上的3個數位腳位，就達成了測試範圍與品質目標。這種作法加速在未來設計上高壓縮掃描測試的採用。