由於IC設計的複雜度不斷提高，這使得IC驗證已經成為設計流程中的重要一環。這樣的趨勢，不僅在傳統EDA軟體模擬工具上漸趨明顯，連硬體類比設備也走向這樣的方向，市場也不斷快速成長。

Mentor Graphics執行長Walden Rhines(右)認為，驗證3.0世代將是Mentor的新時代。左為Mentor副總裁John Lenyo。

在IC驗證的歷史演進中，早期必須依賴設計師手工設計和佈局，透過不斷地架構、測試、重複設計，直至項目完成，以此來進行IC的設計與驗證。到了1973年，美國加州柏克萊分校電工實驗室開發了電路模擬軟體SPICE，讓工程師可快速可靠地驗證電路設計，並預測電路性能。然而這些都難以滿足工程界的應用需求。

直到1982年，明導（Mentor Graphics）開發出了可針對超過10萬邏輯閘進行驗證的QiuickSim數位電路模擬工具，讓驗證走入全新的里程碑，而Mentor Graphics執行長Walden Rhines也將這個開創性的新時代，稱為『驗證0.0』。

驗證0.0是個以電晶體為主體的世代，市場主要驅動力來自於邏輯元件（從LSI至VLSI）的驗證需求，特色則是以電路圖來作為驗證藍圖。SPICE於1973年推出，Mentor則在1982年推出QuickSim工具。

到了驗證1.0世代，則是進入了RTL時代，主要發展重心在於程式語言和改進效能。重要的語言架構包括VHDL與Verilog。這個時期半導體產業的重頭戲，在短短十年內，IC的運算速度由原本MHz級，升級為GHz等級，換句話說，運算效能提升超過10倍。

驗證2.0世代，則是測試平台的全面自動化，驗證也開始導入了方法學。在此階段，2002年起System Verilog語言正式出現，而Mentor Graphics也於2004年力挺System Verilog，並建議業界創建SystemVerilog設計環境。由於Mentor的力挺，同年SystemVerilog被批准成為IEEE1800標準語言。到了2012年，SystemVerilog在10億美元規模的驗證市場上，已經成為測試平台的主流驗證語言，接受程度遠高於VHDL、System和C/C++。

驗證3.0則是全新的系統世代，系統層級的硬體與軟體協同驗證是發展重心。事實上，SoC系統級晶片的複雜度與日俱增，多核心與互聯架構已是常態，且晶片中也時常嵌入許多重要軟體，加上運算時脈均已達到GHz等級，這些趨勢驅使著硬體模擬器將成為系統級晶片驗證的重要手段。Rhines認為，在未來，硬體與軟體協同驗證將是不可逆的重要趨勢。

Rhines說，面對驗證3.0世代的全新驗證需求，Mentor Graphics也推出企業級驗證平台。這是一個完整的企業級驗證解決方案，支援硬體與軟體協同驗證，包括共同的使用介面、IP驗證與調試等。在這個平台上，Mentor將驗證過程所需要的所有步驟和分散工具，包括Visualizer調試環境、Veloce OS3全球模擬資源技術，與Questa先進驗證方案等進行整合，只要透過單一平台，所有驗證工作都可以協同進行。

這是個系統層級的新世代，驗證3.0就是要讓所有驗證工作更能快速完成。而放眼未來，Rhines也直指硬體模擬器的市場需求，將持續維持著高成長率。驗證3.0世代，將是Mentor Graphics的時代，Rhines說。