德州仪器（TI）日前表示，该公司的ASIC团队正利用半导体制程、嵌入式矽智财（IP）、封装和设计工具来发展大型和复杂产品；以目前为客户提供的特殊应用IC为例，新的元件时脉频率为312MHz，内含2,000万个逻辑闸和将近1,000条信号线。

TI表示，推动ASIC业务的主要目标是为客户提供紧密支援，使他们有能力设计大型和复杂的元件；随着制程技术和设计之间的关系日益重要，市场正从传统ASIC业务转型至复杂设计的协同发展服务，因此需要更密切的互动与合作。半导体技术正迈向先进制程，晶片铜导线也缩小至130奈米以下，ASIC客户必须面对许多新挑战，是利用旧技术实作设计未曾遇过的；例如元件封装必须尽早列入考虑，因为它会影响I/O效能和信号完整性。TI最新设计就包含特殊覆晶（flip-chip）封装，可使设计达到客户要求的效能水准。时序收敛（timing closure）、设计方法和布局也越来越受到制造程序的影响，OEM厂商发现把这些问题交给他们的ASIC供应商要比自己处理来得简单。

TI采用阶层式ASIC设计流程，可有效率将设计分割成多个部份，并分配给整个设计团队，使他们同时在暂存器转移层级和实体设计抽象层级进行设计。 TI的阶层式设计方法使用TI和EDA厂商提供的工具，将它们从设计分割和时序收敛开始，到信号完整性和测试资料，紧密整合成一套完整流程。TI新设计并提供晶片内建测试功能，包括验证记忆体所须的记忆体内建自我测试，它还利用自动测试向量产生技术来实作完整扫瞄功能，以确保逻辑电路正常工作，新设计并提供JTAG来执行I/O测试。