全球半导体设计软件厂商新思科技（Synopsys）推出使用于供电网络（Power Network）上签核（sign-off）的最新产品PrimeRail。PrimeRail采用了新的混合技术，可有效分析完整芯片上静态与动态压降（voltage-drop）和电子迁移（electromigration；EM）等各种状况。它架构在新思科技经硅晶验证之精确（silicon-accurate）的Star-RCXT、HSPICE、NanoSim以及PrimeTime签核（sign-off）技术之上，可正确的建立内存和模拟电路之模型。在推出了PrimeRail之后，Galaxy Design Platform可以提供一个完整的解决方案，正确而有效地处理时序（Timing）、讯号完整性和供电网络的签核（sign-off）等问题。

Virage Logic之技术长暨研发副总裁Alex Shubat表示：「在今日的芯片领域中，有70％的芯片都有嵌入式的内存IP，因此在验证这些内存的高可靠度和高良率上，拥有高精确度的供电网络签核（sign-off）是相当重要的。我们会持续和新思科技合作，进行我们的内存验证流程，并将PrimeRail应用于我们的90/65奈米ASAP与STAR等内存系列产品的标准化签核（sign-off）过程。如此一来，当客户使用Virage Logic的IPrima Foundation半导体IP平台或其他内存产品时，PrimeRail可以确保他们可以快速地完成产品设计。」

PrimeRail采用新思科技的数个核心执行技术，包括电路仿真、抽取寄生阻抗、以及静态时序（Timing） 等，并配合在供电网络签核（sign-off）上的各种创意， 提供质量优良的签核（sign-off）结果。目前现有的各种解决方案只能执行静态压降（voltage-drop）分析，也无法精确地做出内存的模型。此外，这些现有的解决方案并没有在执行平台上做整合，导致整个流程无法有效发挥。PrimeRail在Galaxy Design Platform内部做了严密的整合，可让设计者在做平面规划时就可预测供电的压降，在线路布局完成后，以芯片上的解耦合电容量进行静态和动态分析，并以封装的寄生阻抗做全芯片之签核（sign-off）。PrimeRail采用最新的混合技术，以获得高度正确的逻辑闸（gate）和晶体管层次以GDSII为基础的供电网络签核（sign-off）。此项混合技术能够仿真变化多端的RLC （resistance-inductance-capacitance，电阻-电感-电容） 网络，达到签核（sign-off） 质量之动态分析，同时还可以将内存的使用降至最低。

新思科技Implementation Group资深副总裁暨总经理Antun Domic表示：「在签核（sign-off）领域上，新思科技将持续维持在业界的领导地位，在新设计和硅芯片之需求上，提供技术的创新。我们在1996年就推出了用在静态时序（Timing）签核（sign-off）上的PrimeTime产品，在2001年将该产品扩展为PrimeTime SI，有能力处理讯号的完整性效果。在推出了PrimeRail之后，我们现在可让PrimeTime的客户再增加处理在时序（Timing）上电压下降所带来的冲击。因此，Galaxy Design Platform现在可以提供一个完整的设计签核（sign-off）解决方案，有效确保第一级硅芯片的成功生产。」