账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
欧盟资助SYNAPTIC项目研发先进的设计合成工具流程
 

【CTIMES/SmartAuto 报导】   2013年04月12日 星期五

浏览人次:【1495】

由欧盟第七期科研架构计划资助的企业学术联盟宣布一项三年期项目圆满结束,并发布了设计合成工具流程以及相关的亲微影(litho-friendly)单元库和评估工具。

SYNAPTIC研究项目由来自欧洲和巴西的8家产学机构组成,合作目标是研发以创新的规则化为中心的设计方法和电子设计自动化(EDA,Electronics Design Automation)工具,以降低技术节点升级和先进次波长微影(sub-wavelength lithography)技术对逻辑和物理实现效果的限制。

透过开发新的模式察觉型(pattern-aware)逻辑合成,SYNAPTIC项目为欧洲半导体工业解决了关键性问题,如降低系统变异、可制造性设计(DFM,Design for Manufacturing)和改进良率(单元、IP/微距和系统水平)、复杂的面积/性能比及系统级/架构预测和签核,目标是在先进的奈米技术时代继续遵循摩尔定律预测的技术节点升级。

SYNAPTIC项目产生的单元库、工具和设计方法可合成并实现多个基于一套缩小的匹配布局(layout pattern)同时保持相似的面积、功耗和时间性能的设计。这些研发成果证明,规则化对变异和可制造性的良性影响不会对其它指针造成不利影响。SYNAPTIC开发的良率指针和模型显示,因为大制程窗口,芯片良率可大幅提高,这将立即转化为成本效益,提高制造效率,降低光学邻近效应修正(OPC,Optical Proximity Correction)加工量,加快产品上市。 SYNAPTIC开发的设计流程稳定,设计结果一致,并可支持产业设计评估。

透过成功完成所有阶段性开发计划,在不同的设计开发实现阶段和创新的新一类设计合成及单元库自动生成工具中实现规则化概念,SYNAPTIC项目有助于欧洲半导体工业与全球整合组件制造商(IDMs,Integrated Device Manufacturers)以及远东代工厂同步发展,提高欧洲半导体和电子设计自动化企业的市场竞争力。

此外,SYNAPTIC在整个项目期间倾力宣传相关研发活动,提高了全球对欧洲学术界半导体研究的关注度。

關鍵字: 工具流程  SYNAPTIC 
相关产品
Altera经过认证28 nm FPGA、SoC和工具流程 加速IEC 61508兼容设计
  相关新闻
» MIPS:RISC-V架构具备开放性与灵活性 满足汽车ADAS运算高度需求
» 应材於新加坡举行节能运算高峰会 推广先进封装创新合作模式
» 生成式AI海啸来袭 企业更需要AI云端服务来实现创新与发展
» 研究:Android品牌多元化布局高阶市场 本地化策略与技术创新将引领潮流
» AI走进田间 加拿大团队开发新技术提升农食产业永续发展
  相关文章
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» 超越MEMS迎接真正挑战 意法半导体的边缘AI永续发展策略
» 光通讯成长态势明确 讯号完整性一测定江山
» 分众显示与其控制技术
» 新一代Microchip MCU韧体开发套件 : MCC Melody简介

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BN331O3QSTACUKN
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw