虹晶科技自今年第三季取得ARM926EJ核心授权后，即成立项目团队，致力于ARM926EJ之SoC设计服务及整合平台开发。经过不断的努力及尝试，终于得到重大的突破及成果。虹晶将自行开发之硅编译程序(Silicon Compiler)技术应用于ARM926EJ硬核之设计，近期在效能提升及硬核面积上均得到重大突破，一般之实现方法往往必须于在效能与面积两者之间有所抉择，但ARM926EJ硅编译程序在不影响功耗的情形下，不仅可提升效能约20%，更在面积方面减少约25%，客户可藉此设计更有竞争力之SoC。

虹晶开发之ARM926EJ硅编译程序技术系针对ARM926EJ之特殊架构，根据不同之客户需求，所开发之从RTL设计可快速实现成硬核之自动化设计流程。另外于整合平台之开发亦已成功完成平台之硬件验证，并已完成多媒体平台整合MPEG4之示范设计平台，软件驱动程序及实时操作系统亦已开发完成。

另外为配合制程演进及根据ARM926EJ主要应用于手持式装置，强调省电需求之SoC实现方法，虹晶更将原有之SoC-ImP技术更新为2004.09版本，主要是以0.13微米及90奈米制程的实现挑战为主要目标。相关之技术更新包括RTL设计之语法自动侦错的加值服务，客户可经由虹晶的线上服务，自行检测设计之语法是否符合各种准则；另外针对不断增加之内嵌式记忆体，提供了记忆体自动侦测错误并自行修复的功能；设计流程也从原先的三个的阶段缩减为二个(RTL Prototype and Silicon Prototype)，对于客户最直接的受惠是设计时程的大幅缩短；针对SoC之特殊架构而发展之架构驱动的时序收敛最佳化解决方案；针对省电之需求，有低功耗设计之最佳化解决方案、以减少约50%的漏电流，降低耗电量之漏电流最佳化之流程及省电特殊原件之设计；降低电源噪音以提高可靠度之设计, …等等新实现技术。